CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 倒计时程序

搜索资源列表

  1. FPGA.rar

    1下载:
  2. 24秒倒计时设计用于专业篮球比赛有说明和一系列程序代码,24 seconds countdown designed for professional basketball game and a series of procedures has made it clear that the code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-10
    • 文件大小:9.29kb
    • 提供者:米虫
  1. wash

    1下载:
  2. 设计制作一个简易全自动洗衣机控制器。 1、洗衣机的功能有洗涤、漂洗和脱水,每个功能持续的时间分别为20秒、15秒和10秒。 2、用一个按键实现洗衣程序的手动选择:A、单洗涤;B、单漂洗;C、单脱水;D、漂洗和脱水;E、洗涤、漂洗和脱水全过程。 3、在所选择的程序完成之后,控制器应处于停止状态。 4、用一个按键实现暂停洗衣和继续洗衣的控制, 暂停后继续洗衣应回到暂停之前保留的状态。 5、用发光二极管指示状态;用数码管以倒计时的方式显示当前状态的剩余时间 -Aut
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-06
    • 文件大小:596.13kb
    • 提供者:onway
  1. basketball

    0下载:
  2. 30秒篮球倒计时设计程序源码及仿真原码,下载即可用-30 basketball countdown procedures and simulation of the original source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:88.48kb
    • 提供者:ant
  1. 2006112623122040

    0下载:
  2.  系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ),用于记录各状态持续时间;  因为各状态持续时间不一致,所以上述计数器应置入不同的预置数;  倒计时计数值输出至二个数码管显示;  程序共设置4个进程: ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器,其中P1和P3分别为个位和十位计数器,P2产生个位向十位的进位信号; ② P4是状态寄存器,控制状态的转换,并输出6盏交通灯的控制信号 -e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.21kb
    • 提供者:宋勤
  1. VHDL

    0下载:
  2. 实现一个10秒倒计时电路,要求使用8*8点阵显示计时结果。在QuartusII平台上设计程序和仿真题目要求,并下载到实验板验证实验结果。-Achieve a 10-second countdown circuit, requires the use of 8* 8 dot matrix display timing results. QuartusII platform in the design process and simulation on the subject request and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:394.59kb
    • 提供者:li
  1. WW

    0下载:
  2. 本程序就是一个简单的30秒倒计时....谢谢合作-xmncdjdkddd dsef
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:155.81kb
    • 提供者:蓝子
  1. TIMER

    0下载:
  2. 这个为倒计时时钟显示控制实验例子程序,大家可以参考-The countdown clock shows control experiments for the example program, we can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:793.81kb
    • 提供者:陈乾
  1. key_display

    0下载:
  2. 秒表 verilog 程序非常适合刚接触 vreilog语言的人学习-Stopwatch verilog program is ideal for people new to vreilog language learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:365.03kb
    • 提供者:张江
  1. clock

    0下载:
  2. 该程序是用嵌入式开发的一个多功能数字钟,可以实现正常的计时,倒计时,闹钟,始终调整,整点报时功能-The program is the development of a multi-function embedded digital clock, can achieve a normal time, countdown, alarm clock, and always adjusting, the whole point timekeeping function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:65.03kb
    • 提供者:liulingling
  1. clock

    0下载:
  2. 数字中的vhdl程序,功能包括正点报时,定时和倒计时功能,并可以发出声音。-Number of vhdl program features include punctual timekeeping, timing and countdown function, and can sound.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.62kb
    • 提供者:jak
  1. siluqiangdaqi

    0下载:
  2. 通过VHDL程序设计一个4人参加的智力竞赛抢答计时器,当有某一参赛者首先按下抢答开关时,相应显示灯亮并伴有声响,此时抢答器不再接受其他输入信号。 电路具有回答问题时间控制功能。要求回答问题时间小于等于100s(显示为0~99),时间显示采用倒计时方式。当达到限定时间时,发出声响以示警告。 -VHDL programming by a 4 quiz participants answer in timer, when a participant first press the answe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.99kb
    • 提供者:longking
  1. Being

    0下载:
  2. 程序实现了两位数码管1分钟倒计时,实验由试验箱实现。-Procedures for the two festivals in one minute to count down. the experiment by the test cases.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.4kb
    • 提供者:杰克
  1. Automatic-washing-machine-controller

    0下载:
  2. 全自动洗衣机的控制器。 1.洗衣机的工作步骤为洗衣、漂洗和脱水三个过程,工作时间分别为:洗涤10秒,漂洗5秒,脱水5秒; 2.用一个按键实现洗衣程序的手动选择:A、单洗涤;B、单漂洗;C、单脱水;D、漂洗和脱水;E、洗涤、漂洗和脱水全过程; 3.用显示器件显示洗衣机的工作状态(洗衣、漂洗和脱水),并倒计时显示每个状态的工作时间,全部过程结束后,应提示使用者; 4.用一个按键实现暂停洗衣和继续洗衣的控制,暂停后继续洗衣应回到暂停之前保留的状态; -Automatic wash
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:110.39kb
    • 提供者:宋月丽
  1. main

    0下载:
  2. 篮球24秒计时程序,用于篮球比赛快结束时的倒计时-24 seconds counting for basketball game
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.28kb
    • 提供者:tanwei
  1. clock

    0下载:
  2. 自己用Verilog HDL编的一个时钟程序,可以自动计时,设置闹钟,倒计时等功能-a timer programed with Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:790.63kb
    • 提供者:胡林
  1. new-traffic-led-code

    0下载:
  2. 此代码为经过编译的智能交通灯程序,可以实现定周期控制,倒计时显示的功能!-This code is compiled intelligent traffic light program, you can achieve a given cycle control, countdown display function!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.95kb
    • 提供者:曹开
  1. microwave-oven

    0下载:
  2. 这是个微波炉的VHDL程序,描述了定时,复位,倒计时等功能-It is a process of VHDL,describing microwave oven how to work
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:556.82kb
    • 提供者:wanglibin
  1. trafficzhongjieban

    0下载:
  2. 用VHDL编写的交通灯显示程序,功能是实现主次干道显示不同时间的绿灯,并在数码管上显示相应时间倒计时,仿真波形已经成功。-Written by VHDL of traffic light show program, the function is to realize primary and secondary road show different time of the green, and in the digital display on the corresponding time c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:195.87kb
    • 提供者:龙行
  1. paomiao

    0下载:
  2. 用Verilog编写的跑秒程序,最大时间30秒,适合于各种场合的倒计时。-Written using Verilog stopwatch program, the maximum time of 30 seconds, the countdown is suitable for a variety of occasions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:3.12kb
    • 提供者:张东豪
  1. 24seconds

    0下载:
  2. 24秒倒计时的vhdl程序,采用Max plus -24 seconds countdown vhdl procedures, using Max plus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:397.1kb
    • 提供者:wjk
« 12 »
搜珍网 www.dssz.com