CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 单片机 CPLD

搜索资源列表

  1. cpld

    0下载:
  2. cpld与单片机接口设计,利于电子设计及应用- Interface design between microprocessor and cpld ,suit for IC design and application
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.21kb
    • 提供者:宋健
  1. CPLD-AT89C51com

    0下载:
  2. 可编程逻辑器件cpld与单片机双向通信的源程序
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.71kb
    • 提供者:jjaai
  1. pinlv

    0下载:
  2. 基于单片机与CPLD的 等精度频率计,VHDL语言
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:263.82kb
    • 提供者:王攀
  1. aqusition

    0下载:
  2. 此程序用于视频采集过程中CPLD对时序的转换与组合代码,每两行采集一行,两列采集一列,减小数据量,同时能保证采集完整的一幅图像(输出OUT用于DSP或者单片机中断)
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:643byte
    • 提供者:王强强
  1. 8080

    2下载:
  2. EPM1270和单片机的8080通讯接口,适合单片机与CPLD之间的高速通讯,verilog语言,QuartusII环境
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:471.99kb
    • 提供者:汉武帝
  1. cpld

    0下载:
  2. 基于CPLD XC95018开发的一段VHDL代码,可实现多个8051单片机互相通讯,对多单片机系统的设计很有参考价值
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:886.57kb
    • 提供者:蔡彬彬
  1. CpldVhdl

    0下载:
  2. 用VHDL语言写的程序包含如下功能:1.键盘扫描2.控制AD转换3.产生PWM信号与51系列CPU接口,接在51地址数据总线上,单片机通过访问地址总线上的数据寄存器来控制CPLD
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:444.76kb
    • 提供者:liubaogui
  1. iic

    0下载:
  2. 单片机和cpld通信中的用vhdl编写的cpld源程序代码-Cpld single-chip computer and communications cpld prepared using vhdl source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1kb
    • 提供者:高原
  1. MotorRecorder

    0下载:
  2. 汽车行驶状态记录仪,使用单片机和CPLD开发,稍加修改即可用于实践,具有很高的工程指导价值和现实推广前景-State car logger, use the MCU and CPLD development, a little modification can be used in practice, a high value engineering and practical guidance to promote the prospects of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:56.41kb
    • 提供者:ltj
  1. ICX408AL7.5M

    0下载:
  2. 基于CPLD的CCD驱动程序源码,本人已经测试过,配合单片机控制,就能实现CPLD对CCD的驱动控制和曝光控制-CPLD based on the CCD driver source, I have been tested with single-chip control, you can achieve CPLD driver for CCD control and exposure control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:533.16kb
    • 提供者:linhao
  1. testt2

    0下载:
  2. 由单片机和CPLD共同构成7位数字频率计-By the MCU and CPLD together seven digital frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.46kb
    • 提供者:邹润
  1. cpld_zaixianxiazai_danpianji_cankao

    0下载:
  2. 单片机对CPLD在线编程参考——中文 .pdf-CPLD programming on-line single-chip reference- in Chinese. Pdf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:28.12kb
    • 提供者:李先生
  1. PPort

    0下载:
  2. 计算机并行接口与单片机接口的CPLD烧写文件,是ALTERA芯片的-Computer parallel port interface of the CPLD and MCU programmer document ALTERA chips
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:819byte
    • 提供者:尤瑞
  1. 51_cpld_bus

    0下载:
  2. 实现51单片机与cpld的总线连接,经过调试,希望对大家由用-MCS51 and cpld interface using bus method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:854byte
    • 提供者:漫漫
  1. interface

    0下载:
  2. 单片机和CPLD的接口实现,能够实现数据的读写。-MCU and CPLD' s interface can read and write data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:921byte
    • 提供者:
  1. a4

    0下载:
  2. CPLD与单片机串行通信实例 -CPLD with examples of serial communication Serial communication instance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.64kb
    • 提供者:刘志杰
  1. MCU_V_PWM_16bit

    0下载:
  2. 单片机通过总线,将占空比和频率送到CPLD/FPGA中,并控制PWM输出.采用Verilog HDL语言编写。-Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:249.35kb
    • 提供者:zhouming
  1. Use-CPLD--and-51MCU

    0下载:
  2. 用CPLD实现单片机与ISA总线接口的并行通信-Microcontroller with CPLD and ISA bus interface parallel communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:85.05kb
    • 提供者:809089685
  1. Cpld

    1下载:
  2. 本程序是用verilog语言在CPLD上实现智能小车控制部分,并通过并行通信,实现与单片机的通信。-This program is to control the robot car,and comunication with the C8051FXX by the Parallel communication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:130.24kb
    • 提供者:林夕
  1. 方案二

    0下载:
  2. 本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计,系统由AGC(自动增益控制)电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成,其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致,比较电路将前级电路输出的信号转换成CPLD,利用等精度测频原理,实现闸门时间1S的高精度测量。单片机通信处理数据并显示,数据表明,系统精度达到发挥部分要求。(This system is a CPLD microcontr
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:76kb
    • 提供者:小竹丶
« 12 3 »
搜珍网 www.dssz.com