CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 即时

搜索资源列表

  1. DDS

    0下载:
  2. DDS的频率转换可以以近似认为是即时的,这是因为它的相位序列在时间上是离散的,在频率控制字改变之后,要经过一个时钟周期之后才能按照新的相位增量增加,所以也可以说它的频率转换时间就是频率控制字的传输时间,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2mb
    • 提供者:lqb
  1. debussy

    0下载:
  2. Debussy 是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool,这套软体主要不是用来跑模拟或看波形,它最强大的功能是:能够在HDL source code、schematic diagram、waveform、state bubble diagram之间,即时做trace,协助工程师debug。 本文主要是介绍Debussy的使用,以及如何在Modelsim环境下生成Debussy所需要的fsdb文件-user guide f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:279.77kb
    • 提供者:liangyao
  1. jiaotongdeng

    0下载:
  2. 1). 用红、绿、黄三色发光二极管作信号灯。主干道为东西向,有红、绿、黄三个灯;支干道为南北向,也有红、绿、黄三个灯。红灯亮禁止通行;绿灯亮允许通行;黄灯亮则给行驶中的车辆有时间停靠到禁行线之外。 2).由于主干道车辆较多而支干道车辆较少,所以主干道绿灯时间较长。当主干道允许通行亮绿灯时,支干道亮红灯。而支干道允许通行亮绿灯时,主干道亮红灯,两者交替重复。主干道每次放行50秒,支干道每次放行30秒。 在每次由亮绿灯变成亮红灯的转换过程中间,需要亮5秒的黄灯作为过渡,以使行驶中的车辆有时间
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.89kb
    • 提供者:靓仔
  1. DigitalClock

    0下载:
  2. 该数字钟,采用VHDL语言编写,具有即时,跑表,调时,调分,闹铃等功能,另外还可以增加一些功能,例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.27mb
    • 提供者:fushibin
  1. time-show

    0下载:
  2. 年月日时分秒的即时显示1234567890-Real-time display of the month, day, hour
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:3.49kb
    • 提供者:哈哈
  1. VerilogHDL-Code-Formatter-V1.2

    0下载:
  2. 这是一款Verilog代码格式化工具. 用于代码格式美化。您可以根据自己的VerilogHDL格式需求,在右侧控制面板中进行控制,左侧即时显示出当前设置的格式。是一款好用的VerilogHDL代码格式工具。-Format landscaping. According to their own VerilogHDL format requirements, you can in the right side of the control panel to control the real-time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:511.58kb
    • 提供者:luoshizhou
  1. clock

    0下载:
  2. 这是一个时钟功能的verilog程序,实现即时功能-it s a clock program(verilog)!,it may be useful to your study!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:793byte
    • 提供者:zzw
  1. Solar-Heater

    0下载:
  2. 数字系统课程设计,基于VHDL的太阳能热水器智能控制系统,AD转换及接口部分需根据实际情况进行调整,代码内有标注。 功能: 可以即时获取水箱里的温度和水位; 可以通过控制系统,智能控制水箱里水的加热,以及保温; 当水箱水位很低时,可以智能加水,保证白天水箱的安全。 指标: 控制系统采用数码管以及二极管为显示界面。 其中数码管用于显示当前水箱温度、预设温度以及设置中的操作界面; 2个黄色二极管和8个绿色二极管用于显示当前水位以及加水状态;
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:396.59kb
    • 提供者:Wang
  1. Gps_c_code_nco

    0下载:
  2. 在GPS接收机本地NCO及CA码产生,生成超前码,即时码和滞后码。-generate NCO and ca coce in gps receiver,generate E_P_L code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.48kb
    • 提供者:peng
  1. ccd_vga_de2

    0下载:
  2. 基于DE2板的VGA,CCD视频采集代码,可以手动调整曝光量,可以拍照和即时摄像-DE2 board VGA CCD video capture code, you can manually adjust the exposure, can take pictures and instant camera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:6.36mb
    • 提供者:李晶
  1. CPUver2

    0下载:
  2. 这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。- 翻译关闭即时翻译 英语 中文 德语 检测语言 中文(简体) 英语
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.86kb
    • 提供者:郑嘉俊
搜珍网 www.dssz.com