CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 去除

搜索资源列表

  1. SEGMENT_SCAN_CLOCK_24

    0下载:
  2. 設計VHDL24小時的時鐘,去除了按鍵彈跳現象-design VHDL24-hour clock, in addition to keys bouncing phenomenon
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:453.63kb
    • 提供者:陳大衛
  1. 2008803

    0下载:
  2. 按键在数字电路设计中经常用到。按键的弹跳现象是数字系统设计中存在的客观问题。按键是机械触点,当接触点断开或闭合时会产生抖动。为使每一次按键只做一次响应,就必须去除抖动。本文对按键的抖动信号进行了分析,并通过计数器的方式完成了消除抖动电路模块的设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:225.2kb
    • 提供者:顾鹏伟
  1. AnalysisofmaximizeddifferentialpoweragainstAES(1).

    0下载:
  2. 在讨论AES 功耗模型的基础上,提出了一种新的最大差分功耗攻击(MDPA) 的方法. 算法对被攻击的 部分明文用猜测的密钥进行变换,采用差分的方法去除噪声,比较由变换后的明文和正确密钥产生的一组功 耗值,通过寻找最大功耗值得到正确的密钥.-Power model in the discussion on the basis of AES, a new maximum differential power attacks (MDPA) method. Algorithm was attac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:161.67kb
    • 提供者:康华
  1. 18-divide-8-divider

    0下载:
  2. 从ASM状态图可以看出,在state=0时,初始化参数,如果开始信号有效则载入被除数与除数,接着进入state=1状态,首先判断被除数寄存器的高九位是否大于除数,如果是则产生溢出信号,并回到此状态;否则被除数寄存器向左移一位,并进入state=2状态,同样先判断被除数寄存器的高九位是否大于除数,如果是则被数高九位减去除,并被除数最后一位置为1,并回到此状态;否则被除数寄存器向左移一位,并进入state=3状态, 同样先判断被除数寄存器的高六位是否大于除数,如果是则被数高九位减去除,并被除数最后一
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:11.89kb
    • 提供者:Rain
  1. ex4_firC

    0下载:
  2. FIR滤波器,实现各种数据波形的滤波,去除噪声,为低通滤波器。-FIR filter, the filter waveform to achieve a variety of data to remove noise, low-pass filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:53.1kb
    • 提供者:chengqingsong
  1. shiyan

    0下载:
  2. OFDM中的信道均衡技术对于研究如何消除噪声干扰以及去除相位偏移的有着重要的作用-OFDM channel equalization techniques in the study of how to eliminate noise and to remove the phase offset has an important role in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.3mb
    • 提供者:闫城
  1. wavelet

    0下载:
  2. 根据小波去噪的原理及特点,提出了用FPGA实现小波实时信号处理的方法。实验结果证明采用FPGA实现小波信号处理能在低信噪比的情况下有效去除噪声,同时能够满足信号处理系统的实时性要求。-According to the principles and characteristics of wavelet denoising, a method using wavelet FPGA real-time signal processing. Experimental results show that
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:503.44kb
    • 提供者:张春竹
  1. qudou

    0下载:
  2. 机械开关的去抖电路,去除因抖动造成的问题-Mechanical switch debounce circuit, removing problems caused due to jitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:152.4kb
    • 提供者:常盛杰
搜珍网 www.dssz.com