用VHDL设计一个双进程状态机， 状态0时如果输入“10”则转化为另一状态，否则输出‘1001’； 状态1时如果输入“11”则转化为下一状态，否则输出‘0101’； 状态2市如果输入“01”则转化为下一状态，否则输出‘1100’； 状态3时如果输入“00”则转化为状态0，否则输出＇0010＇； 复位状态为0-conditional machine