CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 反射

搜索资源列表

  1. Pinball

    0下载:
  2. 实现了16*16点阵上的三色显示的弹球游戏,通过将源码下载到FPGA,然后将16跟行扫描引脚接出,将双色列扫描32跟引脚接出,就可以显示。游戏是一个小球在屏幕中遵循反射定律,每次反射可消去一个砖块,直到所有砖块全部消去。**学院一等奖作品
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.66mb
    • 提供者:antiquity
  1. GrayCode

    0下载:
  2. 格雷码,Gray Code,,是一种绝对编码方式,典型格雷码是一种具有反射特性和循环特性的单步自补码,它的循环、单步特性消除了随机取数时出现重大误差的可能,它的反射、自补特性使得求反非常方便。-Gray Code, Gray Code,, is an absolute encoding, the typical Gray code is a kind of reflection characteristics and cycle characteristics of the single-ste
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:59.79kb
    • 提供者:王腾
  1. ifir_64

    0下载:
  2. verilog hdl, quartus.64阶的简单回声抵消器,采用的是基本的LMS算法,简单改进,可用于初期了解。功能背景是对通信领域中,比如打电话时自己的声音到达对方经对方环境多径反射又传回自己这边,即回声。为将回声消除采用回声抵消装置。-64 steps a simple echo canceller is used in the basic LMS algorithm, a simple improvement, can be used for the initial understa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:38.38mb
    • 提供者:yy
  1. abc

    0下载:
  2. 总线控制,用于嵌入式系统也fpga通信,主要用用于的产品是光时域反射仪-The bus control for embedded systems fpga communication products, mainly used for optical time domain reflectometer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:711byte
    • 提供者:朱怀安
  1. Screen-saver

    0下载:
  2. 设计一个屏幕保护程序,对其编译,仿真,下载。 屏幕保护程序具体要求如下: 1. 使用ISE附件中的CORE Generator在块RAM/ROM中存储一幅图像数据,将此模块作为屏幕保护程序的一部分,存储屏幕保护程序中所用的图像。 2. 当启动程序或者按下btn[3]时,图像显示在其初始位置(C1,R1)处,(C1,R1)为图像左上角像素点初始位置。这里,我们设置的初始位置即为左上角坐标(0,0)处。 3. 按下btn[0],图像按照设定方式产生动态效果。我们的实验中设计的是按下
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.11kb
    • 提供者:刘东辉
搜珍网 www.dssz.com