CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 基于fpga的 信号发生器

搜索资源列表

  1. 1

    0下载:
  2. 基于FPGA的数字视频信号发生器的设计与实现,内有全套源码以及各种配套的图片,内容详尽,绝对真实!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.62mb
    • 提供者:殷彦伟
  1. FPGA

    1下载:
  2. 基于FPGA设计的多功能信号发生器,可以生成各种常用的波形-FPGA-based design of multi-function signal generator, can generate waveforms of various commonly used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:26.13kb
    • 提供者:天使
  1. DDS-STC89C52-DAC0800-FPGA.doc

    0下载:
  2. 电子设计大赛,波形发生器,基于单片机和FPGA的DDS信号源。-Electronic Design Contest, waveform generator, microcontroller and FPGA-based DDS signal source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.64mb
    • 提供者:刘尚霖
  1. FPGA_signal_general

    0下载:
  2. 摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理,给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案,同时给出了其软件程序和仿真结果。仿真结果表明:该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点,且输出频率可调。 关键词:直接数字频率合成;现场可编程门阵列;FPGA;三相正弦信号-Abstract: Direct Digital Synthesis (DDS) technology, the basic principles are giv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:99.66kb
    • 提供者:赵文
  1. FPGADDS

    0下载:
  2. 基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。 -FPGA-based signal generator DDS simple to achieve. DDS (direct digital synthesis) is a rapidly in recent years developed a new method of frequency sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:9.67kb
    • 提供者:洪利平
  1. ddszh

    0下载:
  2. 基于FPGA的DDS正弦信号发生器,信号失真小,频率稳定,可调-FPGA DDS shuzhi xinhao
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:321kb
    • 提供者:wzy
  1. FPGAPLLdesign

    0下载:
  2. 基于FPGA和PLL的函数信号发生器时钟部分的实现-FPGA+PLLdesign and practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.46kb
    • 提供者:wxq1989
  1. dds_gen

    0下载:
  2. 基于FPGA的频率相位可调DDS信号发生器-FPGA-based phase adjustable frequency DDS signal generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.24kb
    • 提供者:liulifeng
  1. 67506256DDS

    0下载:
  2. 基于FPGA 的直接数字频率合成信号发生器(DDS)设计-FPGA-based direct digital synthesizer signal generator (DDS) design. Pdf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.12mb
    • 提供者:123
  1. DDS

    0下载:
  2. 基于DDS原理的几种信号发生器的设计的几篇论文,使用FPGA平台或者FPGA和PC共同平台实现-DDS-based signal generator several principles of design, the use of FPGA or FPGA platform and a common platform PC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:578.24kb
    • 提供者:王霄洲
  1. 3

    0下载:
  2. 基于FPGA的任意信号发生器,毕业设计完整稿,适合做毕设的同学参考-FPGA-based arbitrary signal generator, a complete draft graduation project, suitable for students to complete reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:79.74kb
    • 提供者:王男
  1. dds

    0下载:
  2. 基于FPGA的DDS波形信号发生器,功能强大,代码规范,值得学习-FPGA-based DDS waveform signal generator, powerful, code specifications, it is worth learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.44mb
    • 提供者:Andy Lao
  1. DDS__FPGA

    1下载:
  2. 基于FPGA的DDS信号发生器设计,包含Quartus 的工程,打开即可使用,Verilog 语言编写!-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! 朗读 显示对应的拉丁字符的拼音 字典- 查看字典详细内容
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:90.42kb
    • 提供者:小何
  1. FPGA

    0下载:
  2. 基于FPGA的正弦信号发生器,该程序是由VHDL语言编程而成。-FPGA-based sinusoidal signal generator, the program is made by the VHDL programming language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:391.88kb
    • 提供者:曾明
  1. wf1

    0下载:
  2. dds信号发生器,基于fpga的信号发生器,拥有基本的功能,是本人亲自编写,具有良好的稳定性和健壮性!我喜欢这个代码-dds signal generator, signal generator based on fpga, with basic functions,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.56mb
    • 提供者:尼加提
  1. new

    0下载:
  2. 这是一个基于fpga的信号发生器,能产生三种不同的波形,经过测试运行稳定-This is an fpga-based signal generator can produce three different waveforms, tested and stable operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.55mb
    • 提供者:第三方
  1. signal_generator

    0下载:
  2. 基于FPGA的信号发生器的verilog实现-FPGA-based signal generator verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.55kb
    • 提供者:Atera
  1. dds(1)

    0下载:
  2. 基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:10.51mb
    • 提供者:电磁驱动
  1. verilog实现dds

    1下载:
  2. 基于FPGA实现信号发生器的的功能,较好的参考资料。(The function of signal generator is realized based on FPGA, which is a good reference.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-09-28
    • 文件大小:2.47mb
    • 提供者:sudochang
  1. 基于FPGA的多路同步脉冲发生器设计1

    0下载:
  2. 采用FPGA(现场可编程门序列)编写VHDL语言设计多路同步脉冲发生器,对信号进行分频处理,实现四路信号相位相差T/16和T/8的延迟相位输出,实现的四路脉冲与传统的脉冲同步器不同,它具有高集成度,高通用性,容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide
  3. 所属分类:VHDL/FPGA/Verilog

« 12 3 »
搜珍网 www.dssz.com