CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 多点

搜索资源列表

  1. codeofvhdl2006

    1下载:
  2. 【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有:【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部(缓冲)信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:43.15kb
    • 提供者:senkong
  1. 1

    0下载:
  2. 高效结构的多输入浮点乘法器在FPGA上的实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:137.35kb
    • 提供者:stormy
  1. kt3tuo

    0下载:
  2. 基于FPGA的多功能数字钟系统(层次化设计)拓展功能包括:报时、校时校分、6到18点时段控制亮灯-Multi-functional digital clock system (hierarchical design) in the FPGA-based development features include: timekeeping, school Calibration of 6-18 hours to control lighting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:560.19kb
    • 提供者:cynthia
  1. vhdl

    0下载:
  2. 自己弄的一小段程序代码,给大家看看,望多给点意见。-Get their own small section of program code, for everyone to see, hope more points.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.71kb
    • 提供者:胡懿君
  1. LED_MAX

    0下载:
  2. led点阵的动态演示,流动显示。点阵显示模块提供16*16点阵输出,采用扫描的方式工作,动态扫描的意思简单地说就是逐行轮流点亮,这样扫描驱动电路就可以实现多行(比如16行)的同名列共用一套驱动器。-led dot matrix display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:43.57kb
    • 提供者:陆咏梅
  1. LEDWALK

    0下载:
  2. 走马灯,又名马骑灯,是中国传统玩具之一,灯笼的一种,常见于元夕、元宵、中秋等节日。灯内点上蜡烛,烛产生的热力造成气流,令轮轴转动。轮轴上有剪纸,烛光将剪纸的影投射在屏上,图象便不断走动。因多在灯各个面上绘制古代武将骑马的图画,而灯转动时看起来好像几个人你追我赶一样,故名走马灯。走马灯内的蜡烛需要切成小段,放入走马灯时要放正,切勿斜放。走马灯VHDL代码 非常有用非常有用!-Revolving door, also known as Maji lights, is one of the tradi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:83.64kb
    • 提供者:李萌
  1. High-Speed-FFT

    1下载:
  2. 优秀硕士论文,课题采用现场可编程门阵列((FPGA),设计实现了一种超高速FFT处理器。目前,使用FPGA实现FFT多采用基2和基4结构,随着FPGA规模的不断扩大,使采用更高基数实现FFT变换成为可能。本课题就是采用Alter的Stratix II芯片完成了基16-FFT处理器的设计。在设计实现过程中,以基2-FFT搭建基16-FFT的运算核,合理安排时序,解决了碟形运算、数据传输和存储操作协调一致的问题。由于采用流水线工作方式,使整个系统的数据交换和处理速度得以很大提高。本设计实现了4096
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.59mb
    • 提供者:陈子牙
  1. divn

    0下载:
  2. 这段代码主要实现奇数和偶数分频,这里的亮点是任意的奇数和偶数,这点在网上相关的代码不多,我主要是看了一个台湾人写的博客之后想的,希望保留,留给需要的人,因为分频在FPGA的设计中经常用到。-This code is mainly to achieve the odd and even frequency, where the highlight of any odd and even, this is the relevant code on the Internet much, I mainl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:163.31kb
    • 提供者:张元甲
  1. digital-quadrature-down-converter

    2下载:
  2. 基于FPGA的数字正交下变频器设计,在ALTERA的DE2开发板上设计一个多相滤波结构数字正交变换器。其中多相滤波模块是最关键模块,该模块将64阶滤波器的系数分成奇偶两路,并通过VHDL常数的方式存储在模块内部。这些常数是通过在MATLAB中调用FDATool,根据滤波器的参数要求来生成的。这些浮点格式的滤波器系数还需要在MATLAB中计算成二进制补码的形式,才可以存储在模块中。-FPGA-based digital quadrature down-converter design, ALTER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.07mb
    • 提供者:joey
  1. 12864_UART

    0下载:
  2. 基于NIOS II的多点测温(DS18B20),按键发送温度数据到上位机,12864液晶显示,调试成功,黑鸡开发平台调试-NIOS II based on the multi-point temperature (DS18B20), keys to send temperature data to the PC, LCD 12864, commissioning successful, black chicken development platform debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.4mb
    • 提供者:王经纬
  1. ZLG7289B

    0下载:
  2. ZLG7289B 的主要特性 􀂄 很宽的工作电压范围:+2.7~6V; 􀂄 直接驱动8 位共阴式数码管(1 英寸以下)或64 只独立的LED; 􀂄 能够管理多达64 只按键,自动消除抖动; 􀂄 段电流可达15mA 以上,字电流可达100mA; 􀂄 利用功率电路可以方便地驱动1 英寸以上的大型数码管; 􀂄 具有左移、右移、闪烁、消隐、段点亮等强大功能; 􀂄 要
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.35mb
    • 提供者:周文杰
  1. 002-LED

    0下载:
  2. 单片机程序,单片机点亮多个灯,希望对新手有帮组-Flowing water light microcontroller program, is new good helper, the hope can help you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.19kb
    • 提供者:王东庭
  1. quartus-clock.RAR

    0下载:
  2. 设计FPGA电路以模拟多功能电子表的工作过程,功能如下:(1 )数字钟,要求从00:00 :00点计到23 :59:59 (2)数字跑表(3 )调整时间 (4)闹钟设置,可以设置2个闹钟,闹钟时间到了后会提醒,提醒时间持续20 秒,如果此时按A键,则该闹钟解除提醒,如果按住B键,闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键,则响完20秒之后暂停,然后同样3 分钟后重新提醒一次。(5 )日期设置。可以设置当前的日期, 比如2012年08月20 日。-Design FPGA c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.59mb
    • 提供者:章梓音
  1. 使用循环进行数组排序

    1下载:
  2. 利用labview编写程序: 4、使用循环进行数组排序 要求:可以多次操作,直到点退出按钮。 5. 产生一个3×3的整数随机数数组,随机数要在0到100之间,然后找出数组的鞍点,即该位置上的元素在该行上最大,在该列上最小,也可能没有鞍点。如下图所示: 要求:加上数组元素数设置以及redo按钮重新取值计算 -Labview programming: 4, using a loop array sorting requirements: multiple operati
  3. 所属分类:VHDL编程

    • 发布日期:2017-10-30
    • 文件大小:43.62kb
    • 提供者:Haibin Zhang
  1. ltc2614_spi_cosx32768

    0下载:
  2. 基于xilinx spartan 3e 开发板的正弦波信号发生,通过fpga查找ROM正弦信号表,将数字信号通过spi接口写入开发板上的12位DA芯片ITC2614。通过DA转换产生正弦波。ROM深度为32768,表示一个正弦周期最多可以有32768个点。可以通过修改相位累积值和ROM表来设定输出正弦波的频率。程序本人编写和上板实测。-Sine wave signal occurred on xilinx spartan 3e development board fpga Find ROM si
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.44mb
    • 提供者:李华
  1. more_color

    0下载:
  2. 实现了多个灯的点亮功能,并在FPGA开发板上实现-Implements multiple lights light up function, and implementation on FPGA development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:473.14kb
    • 提供者:柳炳琦
  1. frequency_measuement

    0下载:
  2. 通过基4-fft算法测128点频率模块,其中包含所有需要的vhd文件,但是由于最多100M内容,因而需要用到的ipcore需自己添加。-128 points frequency measurement through based4-fft method,the folder involves all .vhl file,but it don t involves the ipcore due to the100M limit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:5.03kb
    • 提供者:zhao
  1. ADDER16B

    0下载:
  2. 16位加法器,用于计算比较大的数据,希望对大家有帮助,多点下载,非常感-sixty bit adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:667byte
    • 提供者:liuchuan
  1. wishbone

    0下载:
  2. Wishbone规范具有如下特点:简单、紧凑,需要很少的逻辑门 完整的普通数据据传输总线协议,包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian),接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议,允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:12.45kb
    • 提供者:程浩武
  1. eetop.cn_利用FPGA实现浮点运算的verilog代码

    0下载:
  2. 计算机里整数和小数形式就是按普通格式进行存储,例如1024、3.1415926等等,这个没什么特点,但是这样的数精度不高,表达也不够全面,为了能够有一种数的通用表示法,就发明了浮点数。 浮点数的表示形式有点像科学计数法(*.*****×10^***),它的表示形式是0.*****×10^***,在计算机中的形式为 .***** e ±***),其中前面的星号代表定点小数,也就是整数部分为0的纯小数,后面的指数部分是定点整数。利用这样的形式就能表示出任意一个整数和小数,例如1024就能表示成0.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:127kb
    • 提供者:哒啦啦啦
« 12 »
搜珍网 www.dssz.com