CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 大作业

搜索资源列表

  1. VHDL大作业-虞益挺036100486

    0下载:
  2. 全加器的VHDL程序实现及仿真-full adder VHDL simulation program and
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:88116
    • 提供者:熊辉波
  1. 朱明辉vhdl大作业

    0下载:
  2. 一个双向总线的vhdl实现-a two-way bus VHDL achieve
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:25798
    • 提供者:熊辉波
  1. MIPS

    2下载:
  2. 组成原理大作业--基于MIPS的运算器设计,内附详细设计文档,包含设计文档和使用手册,主程序,测试程序,还有设计的框图等。实现了可以执行基本的MIPS有关运算器相关的指令共17条,用Verilog编写。-Composition Principle big operation- based on the MIPS computing design, containing a detailed design document, including design documentation and u
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-14
    • 文件大小:3060536
    • 提供者:da
  1. project2_verilog

    0下载:
  2. 简化LAPS协议实现,verilog的大作业。-Simplify the LAPS protocol, verilog great job.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:151049
    • 提供者:林涛
  1. MIPS

    0下载:
  2. MIPS处理器的组员大作业,可以直接运行,提交,环境是quartus-MIPS processor crew great job, you can run directly, the author, the environment is quartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3060126
    • 提供者:fan
  1. verilog

    0下载:
  2. 组成原理的大作业,写一个计算器,用verilog语言写的-The composition of the major principles of operation, write a calculator, using the language written in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8944097
    • 提供者:陈江
  1. exer4

    1下载:
  2. 设计可以对两个运动员赛跑计时的秒表,verilog的大作业 -Design of the two athletes running the stopwatch timing, verilog great job
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-23
    • 文件大小:60458
    • 提供者:林涛
  1. vhdl

    0下载:
  2. 这是我研究生课程做的vhdl大作业,希望对大家有用-good work
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:160940
    • 提供者:wangxuede
  1. traffic

    1下载:
  2. 红绿交通灯。哈工大计算机学院数字逻辑大作业,09籍~~~可以直接用的哈-Red and green traffic lights. Harbin Institute of Computer Science, the digital logic operations, 09 Ji ~ ~ ~ can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-21
    • 文件大小:455680
    • 提供者:wudan
  1. traffic

    0下载:
  2. 东南大学信息学院大三编程课,VHDL相关交通灯大作业相关代码。欢迎指教改正-Southeast University, School of Information junior programming class job code for the VHDL traffic lights. Welcome advice corrections
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:6886
    • 提供者:Panki
  1. divide

    0下载:
  2. 实现带符号位的除法,使用二进制的左移处理,属于第三个大作业,懂的人都懂得-signed divide
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:3597376
    • 提供者:zdg
  1. EDA4--3

    0下载:
  2. 实现的电子钟,资料非常全面,是一次课程设计的大作业,完成的质量很高。-Achieve the electronic clock information is very comprehensive, curriculum design job, completed high quality.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:8037537
    • 提供者:岳凯旋
  1. touch-screen

    0下载:
  2. 基于DE0的触摸屏设计 VHDL 语言 大作业-DE0-based touch-screen design VHDL language major operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:12658541
    • 提供者:jing
  1. VHDL-based-music-player-design

    0下载:
  2. 为本人2012年下学期的EDA大作业,含 设计文档 和 源代码。所设计的系统在网上很难找到(当时我就没找到,特别是源码),二本系统又具有一定的实用性,只要在ROM中存储不同的歌曲编码,即可播放不同的乐曲。 文章详细介绍了“具有自动乐曲演奏功能的电子琴”的FPGA设计原理与方法,使用了ROM存储音符和节拍,矩阵键盘控制整个系统。 源码注释清楚,容易理解。 欢迎访问我的博客:http://blog.csdn.net/enjoyyl-For the I semester of 20
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4927169
    • 提供者:刘志
  1. final

    0下载:
  2. vhdl语言,实现贪吃蛇功能,whdl大作业……已经调试成功-vhdl language, to achieve Snake function, whdl big job ...... debugging has been successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11655991
    • 提供者:chenchen
  1. verilog-hdl

    0下载:
  2. VHDL的各种算法算例,可供西电的大作业设计参考,是学习可编程语言的必备算例-VHDL examples of various algorithms available for Western Electric' s big job reference design is essential to learn a programming language examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:176491
    • 提供者:李小敏
  1. rili

    0下载:
  2. 北邮的大作业,基于ISE试验箱编程的万年历,LCD数码管显示,可以开关控制,测试成功-Great job BUPT, based on the ISE chamber programming calendar, LCD digital display, you can switch control, the test is successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:693388
    • 提供者:李倩
  1. jisuan

    0下载:
  2. 4*4键盘输入实现加减乘的计算器,数电实验大作业,下到FPGA实验正确。-4* 4 keyboard input to achieve modified by the calculator, the large number of electrical test operations, right down to the FPGA experiment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:649058
    • 提供者:李依
  1. cpu_hazard

    0下载:
  2. cpu的开发流程,包括hazard的处理,我课程作业的大作业,还是有参考价值的-cpu development process, including the hazard of handling large jobs my course work, or a reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:3836
    • 提供者:
  1. hit_the_block

    0下载:
  2. 数字逻辑课程大作业,使用verilog语言编写的打砖块游戏。通过FPGA按钮控制弹板移动,反弹小球,控制小球方向,击打砖块。有VGA模块。-Digital Logic Courses big operations, the use of Verilog language brick game. The FPGA button controls the movement of the board, bounces the ball, controls the direction of the ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:1764352
    • 提供者:栾玮珉
« 12 »
搜珍网 www.dssz.com