CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 小制作

搜索资源列表

  1. AlteraFPGA

    0下载:
  2. FPGA原理图,可以用作最小FPGA系统的制作-FPGA schematics, can be used for the production of the smallest FPGA system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.64mb
    • 提供者:dsw
  1. cnt10

    0下载:
  2. 一个用VHDL语言编写的十进制计数器,后续还有分频器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -VHDL language us
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:236.74kb
    • 提供者:QQ
  1. Fpga4fun

    0下载:
  2. 从浅到深的FPGA学习小制作,从国外网站上下载的-To learn small production from shallow to deep FPGA downloaded from foreign sites.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.81mb
    • 提供者:王威
  1. clk_div16

    0下载:
  2. 一个用VHDL语言编写的1/16分频器,后续还有计数器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:220.76kb
    • 提供者:QQ
  1. display

    0下载:
  2. 一个用VHDL语言编写的七段数码管显示程序,后续还有分频器、数据选择器、计数器程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:228.75kb
    • 提供者:QQ
  1. shizhong

    0下载:
  2. 一个用VHDL语言编写的时钟程序,软件平台是Quartus II 7.2 ,它是由前面上传的小模块组合起来制作的,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -A clock with the VHDL language program, the software platf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:399.27kb
    • 提供者:QQ
  1. count100

    1下载:
  2. 一个用VHDL语言编写的一百进制计数器。软件平台是Quartus II 7.2 ,由前面设计的小模块组合起来制作的,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL language using a binary counter 100. The
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-29
    • 文件大小:315.04kb
    • 提供者:QQ
  1. 27072158834900

    0下载:
  2. 使用FPGA进行北极光设计,非常漂亮的小制作。使用VERILOG HDL语言-Using FPGA design northern lights, very nice production. VERILOG HDL languages
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:851byte
    • 提供者:liufei
  1. project

    0下载:
  2. 含project_基于FPGA与加速度计的体感超级马里奥游戏开发,基于spartan 3A开发板制作的小游戏-Project_ based on FPGA and accelerometer with the body feeling super Mario game development, based on the 3A Spartan development board produced by the small game
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:22.61kb
    • 提供者:刘健
  1. flappybird

    0下载:
  2. 这是我练手时写的一个小游戏,是基于flappybird游戏原理制作的,用硬件完成其功能。主要用Verilog语言完成功能描述,通过ps2键盘的空格键控制飞翔,在VGA上进行显示。本工程已在basys2实验开发板上进行验证,画面略显粗糙,见谅。-This is what I wrote when practiced hand of a little game, is based on the principle of making flappybird game, with the hardwar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.16mb
    • 提供者:wei
  1. deng

    0下载:
  2. 模60计数器,适应verilog 语言实现,一个小程序,联系制作(A module 60 counter, implemented in the Verilog language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:297kb
    • 提供者:wiyucx
搜珍网 www.dssz.com