搜索资源列表
frame_sync
- 帧同步模块的Veriolog源码。 在ModelSim下的一个工程。有测试文件。-frame synchronization module Veriolog source. The ModelSim of a project. A test document.
sdh
- 帧同步检测源码，包括同步跟踪模块，fifo,分频模块，还有系统的测试平台-frame synchronization source detection, including synchronous tracking module, fifo, frequency module, and system test platform
pcm13
- ＰＣＭ采编器器系统是一种常用的遥测设备，它可以采集多路数据并进行通信传输和数据处理，PCM 采编器控制采集各个数据通道数据的时序，并加上帧同步码形成一定格式的数据，再进行并/串转换，形成串行数据流送到调制设备供传送。-PCM Editor System is a common telemetry equipment, It can be multi-channel data acquisition and communication transmission and data processin
syn_frame
- 帧同步Verilog HDL源程序 实现接收机的同步功能
frame_synchronization.rar
- 检测巴克码实现帧同步传输，vhdl语言，帧头,Detection of Barker code transmission to achieve frame synchronization
fsk
- FSK 完整 支持两板间 通信 位同步 帧同步-FSK full support for communication between the two plates synchronization frame synchronization
syn_frame
- 基于verilog的帧同步搜索,fpga中可以实现帧头搜索，进而实现同步，并有一定的容错能力-verilog-based frame synchronization searching
SDHAnalysis
- 光纤通信中的SDH数据帧解析及提取的VHDL实现源代码，共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块-SDH fiber-optic communication data frame analysis and retrieval implementation of VHDL source code, include the frame synchronization, E1 and F1 stream extraction, DCC1 stream extra
SDH_module
- SDH帧同步头的检测，并提取其中的语音信息的模块设计-SDH frame sync detection, and extract audio information module design
costas_loop
- 集中式插入式帧同步发的verilog源代码-concentrative inserted frame sync
a1
- 基于FPGA的B超数据采集功能，根据输入图像的束同步与帧同步信号，采用中断控制进入FIFO的图像数据的读写操作！-FPGA-based B-data collection capabilities, according to the input image beam synchronization and frame synchronization signal used to control access to FIFO interrupt the operation of image dat
control
- 用VHDL语言编写的一个控制程序，主要功能是输入码同步，输出字和帧信号-VHDL language using a control program, the main function is to input code synchronization, and frame signals output word
PCM30_Frame_Sync
- 本程序实现了PCM30的帧同步和失步检测，采用verilog编程，包含了工程文件。-This procedure achieved PCM30 frame synchronization and detection step, using verilog programming, includes the project file.
E1
- 分析帧同步算法，提供帧同步的状态机实现图以及得到的正确仿真图形。-Analysis of frame synchronization algorithm, to provide frame synchronization state machine implementation plans and get the correct simulation graphics.
tongbu
- 1、搜索出数据流中的帧同步字信号，并给出帧同步标志。 2、系统工作开始后，要连续3次确认帧同步字进入锁定状态后才输出帧同步标志。 3、在锁定状态时，如连续出现3次错误的帧同步字，则帧同步标志输出无效，系统重新进入搜索状态；否则继续输出有效的帧同步标志。 -1, the search for the data stream signal in the frame synchronization word and frame synchronization flag is given.
frame detect
- 帧同步搜索电路，检查帧同步所在，VHDL程序-frame detect
Frame-synchronization
- FPGA 帧同步源代码 调试无错误 ALTERA 平台-Frame synchronization FPGA
syn_search
- 设计一检测电路，搜索帧同步码。要求在搜捕态能够正确地从数据流中提取帧同步码，在达到一定设计要求时进入稳定同步态。同时，要求帧同步检测电路具有一定的抗干扰能力，在稳定同步态发现帧失步次数超过设计要求时，系统要进入搜捕状态。-Design a detection circuit, the search frame synchronization code. Required to search state can correctly be extracted from the data stream
帧同步
- 这是一个可以实现帧同步的编码，应用verilog编码(This is a coding that can implement frame synchronization, using Verilog coding)
帧同步
- 输入数据data为8 bit并行数据流，基本结构为数据帧，帧长为10字节。系统工作开始后，要连续3次确认帧同步字进入锁定状态后才输出帧同步标志。