搜索资源列表
crc_16
- 循环冗余校验，crc_16,主要运用在数字通信系统。用Verilog HDL编写。-Cyclic Redundancy Check, crc_16, mainly used in digital communications systems. Prepared with Verilog HDL.
CRC
- verilog 实现循环冗余校验 源代码
循环冗余校验码
- 循环冗余校验码(试验报告)-Cyclic Redundancy Check (pilot reports)
crc
- 自己写的循环冗余校验，进行了仿真，整个工程都在！-Wrote it myself, cyclic redundancy check carried out a simulation, the whole project are in!
parity_and_CRC
- 奇偶校验和循环冗余检测的Verilog代码，很好，和大家一起学习-Parity and cyclic redundancy detection of Verilog code, very good, and we will study together
crc32
- crc循环冗余校验码，用于对传输信号进行编码校验，是信息更可靠-crc cyclic redundancy check code used to transmit coded signals to verify, the information is more reliable
crc_verilog_xilinx
- verilog 代码的循环冗余校验crc实现的源程序，请大家指教-verilog crc
CRC
- 循环冗余校验(CRC)模块设计 循环冗余校验(CRC)模块设计-Cyclic Redundancy Check (CRC) module design cyclic redundancy check (CRC) module design cyclic redundancy check (CRC) module design
CRC-Application-Note
- 赛灵思官方发布的关于CRC（循环冗余校验）的设计指导书，对想利用硬件描述语言编写CRC代码的同志很有帮助-CRC Application Note from Xilinx
crc_16
- 16位的CRC(循环冗余校验码)，CRC是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。-16-bit CRC (cyclic redundancy check code), CRC is the data communications of the most commonly used error checking code, which is characterized by the information field and check the len
UHF-RFID-CRC
- 本文首先研究了IsO／IECl8000．6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式，对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析，并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨，重点研究了ISo／IECl8000．6标准中采用的数据保护与校验技术，即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
crc
- CRC循环冗余校验 CRC循环冗余校验 -Cyclic redundancy check
crc
- 本代码是CRC循环冗余校验实例，包含顶层原理图文件，十分直观-The CRC is cyclic redundancy check code examples, including the top-level schematic file, very intuitive
CRC
- 循环冗余校验码的VERIOLOG源程序，已经编译通过了，可以直接使用了-Cyclic redundancy check code VERIOLOG source code has been compiled by, you can directly use
CRC-32
- 一个关于32位循环冗余校验的verilog代码-A 32-bit cyclic redundancy check on the verilog code
CRC
- 循环冗余校验（CRC）模块设计，包括CRC工作原理、设计原理、程序设计及分析以及仿真分析-Cyclic Redundancy Check (CRC) module design, including CRC works, design principles, program design and analysis, and simulation analysis
CRC_16
- FPGA中并行实现CRC-16标准的循环冗余校验码的生成-FPGA to achieve CRC-16 standard parallel cyclic redundancy check code generation
CRC
- FPGA中并行实现CRC-CCITT标准的循环冗余校验码的生成-FPGA to achieve CRC-CCITT standard parallel cyclic redundancy check code generation
CRC
- 利用VHDL语言,用FPGA设计一个数据通信中常用的数据检错模块—循环冗余校验CRC模块,选用当前应用最广泛的EDA软件QUARTUS II作为开发平台-Using VHDL, FPGA design of a common data in data communication error detection module- Cyclic Redundancy Check (CRC) module, currently the most widely used EDA software QUAR