CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 拼接

搜索资源列表

  1. uart_receive

    0下载:
  2. 串口接收数据44个8bit数据,并且将4个8bit数拼接成32bit数,存进ram中, 可以通过 in system memory editro 查看-Serial port receive data 44 8bit data, and will be spliced into four 8bit number of 32bit number, deposit into the ram in, you can see in system memory editro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10.98kb
    • 提供者:zyfei
  1. FPGA_1602

    0下载:
  2. 在1602上实现汉字显示!而且是两个1602拼接共同显示一个汉字!自己做的,运行成功!-In 1602 realized characters on display! And is stitching together two 1602 displays a character! Do it yourself, run successfully!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:837.72kb
    • 提供者:徐悦
  1. divider

    0下载:
  2. FPGA 循环拼接除法 循环拼接除法-FPGA Loop stitching DivisionLoop stitching Division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:664byte
    • 提供者:段于
  1. source

    0下载:
  2. 完成cmos摄像头对图像的捕捉,然后进行拼接通过USB进行传输。-complete picture capture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:141.15kb
    • 提供者:ces
  1. USB_GPIF-II

    0下载:
  2. fpga模拟两路视频,简单拼接后,经过GPIF II接口传出给cy2014,测试usb的吞吐量-fpga generate two lane video, and transmit them through GPIF II interface. test cy2014
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:10.04kb
    • 提供者:haoluo
搜珍网 www.dssz.com