CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 按键值

搜索资源列表

  1. 脉冲记时CPLD

    0下载:
  2. 工作原理: 脉冲输入,记录30个脉冲的间隔时间(总时间),LED显示出来,牵涉到数码管的轮流点亮,以及LED的码。输入端口一定要用个 74LS14整一下,图上没有。数码管使用共阴数码管。MAXPLUS编译。 测试时将光电门的信号端一块连接到J2口的第三管脚,同时第一管脚为地,应该与光电门的地连接(共地)。 开始测试: 按下按键,应该可以见到LED被点亮,指示可以开始转动转动惯量盘,等遮光片遮挡30次光电门后, LED熄灭,数码管有数字显示,此为时间值,单位为秒,与智
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:644978
    • 提供者:高颖峰
  1. keyborad

    0下载:
  2. 一个8X8的矩阵键盘的VHDL文件,并且有长安键和短按键之分,即一共能做到128个键值,扫描用的时钟用1ms的就行了
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1804
    • 提供者:张风
  1. ADcaiyang

    0下载:
  2. A/D采样控制模块设计 A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8-2编写,所不同的是这里将书中“ADDA<=1”的赋值语句改为“ADDA <=EN”,EN是所设置的输入按键用来控制INO与IN1间的通道选择。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:881
    • 提供者:xuye
  1. watch

    0下载:
  2. 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。 (2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。 (3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:412886
    • 提供者:YUJIAN.XU
  1. 4x4KEY

    0下载:
  2. 首先将下载板插到主板上面. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能测试4×4键盘按键;具体的键值通过板上的数码管来显示。按下K1就显示1,K2就显示2.用户可以试试. 3。具体设计参考代码。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:70167
    • 提供者:Jak
  1. RF24L01yaokong

    0下载:
  2. MSP430F149—nRF24L01的全双工通信程序,发送端通过按键发送键值,接受端接受并用LCD显示。-MSP430F149-nRF24L01 full-duplex communication process, sender to send keys through the key, the receiving end to accept and use the LCD display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:30319
    • 提供者:江亭
  1. ps2scan

    0下载:
  2. 利用FPGA接受PS/2键盘的信号,并且识别按键键值,以16位输出出去-Using FPGA to accept PS/2 keyboard signal, and to identify key key, out of 16-bit output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:371943
    • 提供者:杨然
  1. T_uart

    0下载:
  2. CPLD发送模块的实现代码,设计按键检测模块,并将键值通过构造的UART发送模块发送到串口调试工具中查看。--发送格式:1位起始位+8位数据位+1位停止位=10位-CPLD implementation of the code to send the module to design key detection module, and key by constructing the UART to send the module to send to the serial port debugg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1241
    • 提供者:
  1. snag

    0下载:
  2. 4人抢答器的VHDL源代码.当设计文件加载到目标器件后,按下核心板复位按键,表示开始抢答。然后,同时按下S1-S4,首先按下的键的键值被数码管显示出来,对应的LED灯被点亮。与此同时,其它按键失去抢答作用。-4 Responder of the VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:742
    • 提供者:王唐小菲
  1. BoXingFaSheng

    0下载:
  2. 多功能波形发生器VHDL程序与仿真 功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 --说明: SSS(前三位)和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号(ss)完成的(AMP的调节范围是0~5V,调节量
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10019
    • 提供者:梁辰
  1. serial

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。 串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步. 程
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2412
    • 提供者:riversky
  1. keypadinterfacecontroller

    0下载:
  2. 设计并实现一个4X8键盘接口控制器,含有时序产生电路、键盘扫描电路、弹跳消除电路、键盘译码电路、按键码存储电路、显示电路。要求:当按下某一键时,在数码管上显示该键对应的键值-Design and implement a 4X8 keypad interface controller, with timing generator circuit, the keyboard scanning circuit, bounce elimination circuit, the keyboard deco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6178
    • 提供者:zhuimeng
  1. example5

    0下载:
  2. 按键控制:8个按键对应8个数字显示,初始值为0。-Key Control: 8 buttons corresponding to 8 digits display, the initial value is 0.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:34882
    • 提供者:YJ
  1. digital-lock

    0下载:
  2. 电子密码锁 功能如下: l、按键接口的设计 包括: 1)键盘扫描电路 2)弹跳消除电路 3)键盘译码电路 4)按键存储电路 2、密码锁的控制电路设计 包括: 1)按键的数字输入、存储及清除 2)功能按键的功能设计 3)移位寄存器的设计与控制 4)密码清除、变更、存储、激活电锁电路 5)密码核对、解除电锁电路 3、输出七段显示电路的设计 包括: 1)数据选择电路 2)BCD对七段显示译码电路 3)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:129774
    • 提供者:ldong1989
  1. keyval

    0下载:
  2. 通过按键设定初始值,主要运用于单片机开发,以及参与设计电源类题目使用。-Button to set the initial value by the main chip used in the development and use of the subject involved in the design power class.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1026
    • 提供者:王超
  1. ps2jianpan

    0下载:
  2. ps2键盘在1602上的实时显示程序,按键选择,码值不全-ps2 keyboard in real-time display on the 1602 program, key selection code value of failure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:30502
    • 提供者:许巍
  1. KeyBoard

    0下载:
  2. 通过键盘按键,键盘的字符ASSIC值通过8个led灯显示-led show the ASSIC code of the key pressed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:175688
    • 提供者:liuwei
  1. Project2

    0下载:
  2. 1、 硬件部分包括AT89C52、LCD1602和4个独立按键 2、 使用定时器0产生10ms的定时中断,作为时钟基准和软件定时器的基准。 3、 系统使用两个软件定时器Tkeyscan和Tdisplay。 Tkeyscan用来独立按键模块的定时扫描,每次扫描结合按键状态机的当前状态判断按键的有效性(消抖)及其时长(长按还是短按)。 Tdisplay用来定时激活LCD1602的显示(200ms一次,可自行修改)。 4、 整个系统在四种状态间流转:DISPL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:73444
    • 提供者:杨若
  1. pinlvji_LCD1602

    0下载:
  2. 一个完整的已经过测量和验证的VHDL程序,测量范围从1Hz到1GHz的频率计,也可以当做计数器,通过LCD1602显示频率值,四路独立按键可以控制输出不同的频率值、控制对应的独立LED亮灭、控制蜂鸣器发声。输入的晶振频率是25MHz,不符合请自行在倍频器中更改参数。-Has been a complete VHDL program measurement and verification, measurement range from 1Hz to 1GHz frequency counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1100475
    • 提供者:lcl
  1. TS_i2c

    0下载:
  2. 基于xilinx spartan 3e 开发板的CAT34TS02 AT30TSE002B 等 带有温度传感器EEPROM 的TS 部分测试程序。通过串口写入数据和地址。按键控制从串口读出内部寄存器值,同时LCD予以16进制显示。 本人编写亲测。-Based on the xilinx spartan 3e development boards CAT34TS02 AT30TSE002B TS part of the test program with a temperature senso
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1087600
    • 提供者:李华
« 1 23 »
搜珍网 www.dssz.com