CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 按键设置

搜索资源列表

  1. rs232

    0下载:
  2. 串行通信实验,设置波特率为9600或19200。在计算机断电的情况下,将实验板的串行接口线接到计算机的RS232接口上,计算机通过RS232接口向实验板发送数据,实验板应该能够正确接收到这些数据,并且将接收到的数据显示到实验板的数码管上;当按下实验板的按键时,将接收到的数据正确地发给计算机。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.45kb
    • 提供者:minmin
  1. S7_PS2_RS232

    0下载:
  2. 本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:864.08kb
    • 提供者:skyy
  1. ADcaiyang

    0下载:
  2. A/D采样控制模块设计 A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8-2编写,所不同的是这里将书中“ADDA<=1”的赋值语句改为“ADDA <=EN”,EN是所设置的输入按键用来控制INO与IN1间的通道选择。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:881byte
    • 提供者:xuye
  1. time_run

    0下载:
  2. verilog描述 年月日,小时分秒的显示,2000~2099年的万历年循环 用set控制,设置状态,按一下改变一个设置,正常显示时,按set进入小时设置,依次是分钟,年,月,天(天设置带懂周变换) 在设置状态,按一下ADJ,加一下,按cf就减1,同步修改显示;设置状态下,按mode键或是60秒无按键,推出设置状态,返回正常显示 正常显示是,按ADJ,进行24,12小时显示切换,带AM_PM显示
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.17kb
    • 提供者:申刚
  1. PS2_RS232

    0下载:
  2. 实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.34mb
    • 提供者:张海风
  1. infrared_receive

    0下载:
  2. 接收解码用VHDL语言编写程序,在EDA实验板上实现解码,要求具有以下功能: (a)将一体化红外接收解调器的输出信号解码(12个单击键、6个连续键,单击键编号为7-18,连续键编码为1-6),在EDA实验板上用七段数码管显示出来; (b)当按下遥控器1—6号连续键时,在EDA实验板上用发光二极管点亮作为连续键按下的指示,要求遥控器上连续键接下时指示灯点亮,直到松开按键时才熄灭,用于区别单击键。 (c)EDA实验板上设置四个按键,其功能等同于遥控器上的1—4号按键,当按下此四个按键时七
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:142.53kb
    • 提供者:钟允
  1. RS232

    0下载:
  2. 本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:713.37kb
    • 提供者:李华
  1. 引爆器

    0下载:
  2. 数字密码引爆器的输入描述:1、 在开始输入密码以前的等待状态,首先要按READY键,表示目前准备就绪,可以输入数字密码;2、 当引爆事件发生后,应该回到等待状态,设置WAIT_T键;3、 如果输入密码不正确,此时要操作READY和WAIT_T是不起作用的,必须由设计人员重新设置到等待状态,设置SETUP键,SETUP为内部按键,操作人员应该不能接触;4、 确定密码输入后,要设计一个点火按键FIRE;-digit passwords detonated's input Descr ipti
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:24.29kb
    • 提供者:刘卫
  1. S7_PS2_RS232

    0下载:
  2. 实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。 -Achieve PS/2 interface and RS-232 interface, data transmission, PS/2 keyboard, press the button, can be automaticall
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.67mb
    • 提供者:shi
  1. DigitalClock

    0下载:
  2. 数字时钟,设置了多个按键,能够完成计时,分计时位闪烁,调整功能。-Digital clock, set the number of keys, to complete a time, sub-bit flash time adjustment function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26kb
    • 提供者:李月天
  1. Mimasuo

    0下载:
  2. 设计要求(黑体小四,1.5倍行距,段前0.5行) 1)密码预先在内部设置,可以设置任意位密码,这里采用6位十进制数字作为密码; 2)密码输入正确后,密码器将启动开启装置。这里密码器只接受前6位密码输入,并以按键音提示,多余位数的密码输入将不起作用; 3)允许密码输入错误的最大次数为三次, 密码错误次数超过三次则进入死锁状态, 并发出警报 4)报警后,内部人员可以通过按键SETUP使密码器回到初始等待状态; 5)密码器具有外接键盘,可以用来输入密码和操作指令; -Desi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:53.66kb
    • 提供者:GuTao
  1. S7_PS2_RS232

    0下载:
  2. 本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。 -The experimental realization of PS/2 interface and RS-232 data interface, PS/2 keyboard, press the button, you ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:56.44kb
    • 提供者:陈亮
  1. digi_clock

    0下载:
  2. 电子钟的设计,(1) 计时功能:这是本计时器设计的基本功能,可进行时、分、秒计时,并显示。 (2) 闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出一段音乐,并维持一分钟。 (3) 调时调分调闹钟功能:当需要校时或者要重新设置闹钟的时间时,可通过实验箱上的按键控制。 -The design of electronic clock, (1) timer function: This is the basic design of the timer function, can b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:81.87kb
    • 提供者:lijianbiao
  1. S7_PS2_RS232

    0下载:
  2. 本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。 -The experimental realization of PS/2 interface and RS-232 data interface, PS/2 keyboard, press the button, you ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.2mb
    • 提供者:成语
  1. qiangdaqi

    0下载:
  2. 吉大短学期CPLD实习程序 设计一个 4 路抢答器,当按下抢答键开始抢答,设置 4 个按键作为 4 路抢答开关,4 个LED 作为抢答显示,一旦抢答成功,蜂鸣器发声,与抢答开关对应的 LED 亮 -Chittagong short term internship program CPLD design a 4-way Responder, Responder to start when you press the answer in, set the four keys as the a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:184.09kb
    • 提供者:吴琦轩
  1. Adder

    0下载:
  2. VHDL语言设计的加法器,在试验箱上使用8个拨码开关设置要加的2个数,按键按下输出相加的结果,在试验箱上测试通过。-Adder VHDL language design, in the chamber using the DIP switch setting 8 to 2 to add the number of keys pressed result of the addition output of the chamber on the test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.44kb
    • 提供者:李志强
  1. zong

    0下载:
  2. 基于FPGA的频率计设计:通过不同的按键设置,可检查0.01-100M不同频段的频率,并通过数码管显示-FPGA design is based on the frequency meter: different set of keys, you can check 0.01-100M different frequencies bands, and through a digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.65mb
    • 提供者:gqk
  1. Rectangular-wave-generator

    0下载:
  2. 采用直接数字频率合成(DDS)技术原理设计,由按键设置输出频率,数码管低5位显示输出频率值;按键设置输出信号占空比,数码管高两位显示输出信号占空比,占空比类型为固定为7种:8:1、4:1、2:1、1:1、1:2、1:4、1:8、,对应显示为:8.1、4.1、2.1、1.1、1.2、1.4、1.8。-Direct digital frequency synthesis (DDS) technology design principles, the output frequency is set b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.05kb
    • 提供者:maxiaolei
  1. 秒表

    0下载:
  2. 秒表,vga显示,可修改时间,可设置闹钟(The stopwatch, VGA display, can modify the time, can set the alarm clock)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:2.59mb
    • 提供者:小二郎儿
  1. counter

    2下载:
  2. 基于fpga的倒计时器。 可实现6位数的倒计时,通过按键设置初始值,倒计时结束提醒等功能(An inverted timer based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-09-08
    • 文件大小:3.02mb
    • 提供者:奈歌
« 12 3 »
搜珍网 www.dssz.com