搜索资源列表
fenpin1
- VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。
file_verilog
- 该文件用在CPLD上的，和C语言很接近，5位的计数器一个。-the documents on the CPLD, and the C language is close to that of the five counters one.
VRML_classroom
- 一个VHDL的多媒体教室。功能为： 1、当接近玻璃门，玻璃门会自动打开，可进入教室。 2、屏幕旁边的的四个按钮负责灯的开关、窗帘的开关、投影仪的升降以及电影的播放。 3、单击笔记本可以负责笔记本的打开和关闭。-A VHDL multimedia classroom. Function: 1, when close to the glass doors, glass doors will automatically open, you can enter the classroom.
tongxin
- 自己做的测频测相器（硬件使用EPM240采样计数mega16取数和控制），此为EPM240的程序，使用quartus编程，主要包含两个接近20位的计数器。-This is the frequency and phase detector (hardware using EPM240 sampling and counting, mega16 take the number and control), this is EPM240 procedures, using quartus program
Verilog_testbench
- 介绍在FPGA广泛使用的Verilog语言以及如何编写高效的testbench，让仿真更加接近实际模型。-Introduction widely used in FPGA Verilog language and how to write effective testbench, so that a more realistic simulation model.
Writing_Testbench
- 是基于CPLD/FPGA的硬件开发环境测试文本编写的优秀书籍，其语法格式更加接近于C，适合入门者使用-verilog is based on CPLD/FPGA hardware descr iption language, its syntax is closer to C, suitable for beginners to use
qiangdaqi
- 设计一个四路抢答器。抢答器必须具有互锁功能，同时抢答时每次只能有一个输出有效。同时，抢答时具有计时功能，限定选手的答题时间，在接近规定时间时进行提示，达到规定时间发出终止音。主持人可控制加分或减分。-Design a four-Responder. Responder must have the interlock function, while there can be only one answer when output is active. Meanwhile, the answer,
14_ethernet_test
- 这是利用FPGA实现对以太网传输的控制。FPGA为Spartan 6 LX16，以太网芯片为RTL8211。千兆传输速率。语言为Verilog，但没找到这一选项，故选择了最接近的VHDL-This is achieved using the FPGA Ethernet transmission control. FPGA for the Spartan 6 LX16, Ethernet chip RTL8211. Gigabit transmission rate.