搜索资源列表
shuzizhongsheji
- s1. 所设计数字钟具有“时”、“分”、“秒”的十进制数字显示（小时从00～23）。 2. 可以进行手动校时、校分功能。 3. 能进行整点报时。从59分51秒开始每隔2秒钟连续发出四次低音“嘟。嘟、嘟、嘟”，，最后一次发出高音“嗒”。此信号响起时即达整点。 -you can see see
cf_fft
- 傅里叶变换器，用于数字信号处理的verilog代码-Fourier converters for digital signal processing verilog code
frequencyZDC
- 有效位为四位十进制数的数字频率计，实验板上有一个标准时钟发生电路，为计数闸门控制电路提供一个标准8Hz信号，计数闸门控制电路控制4位十进制计数器从第三秒开始计数一秒钟，计数的个数就是待测输入信号的频率。第四秒停止计数，其中前7/8秒保持计数值，后1/8秒计数器复位。然后再计数一秒，保持计数值一秒，如此循环。-Digital frequency meter
shuzhuanglvboqi
- 给出了梳状滤波器的编写代码,用于数字信号处理中的滤波器设计-Gives the comb filter to write code for digital signal processing filter design
digital
- 多功能数字钟的VHDL源代码。多功能数字钟具有的功能：显示时－分－秒、整点报时、小时和分钟可调等基本功能。钟表的工作是在1Hz信号的作用下进行，每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时。-Multifunction digital clock VHDL source code. Multi-function digital clock with functions: display- minutes- seconds
DDS
- 直接数字信号源的源代码和发生器的设计报告-Direct digital signal source code and design report
digital_send_receive
- verilog 编写代码 实现功能数字信号的发送和接收-verilog to write code to achieve functionality to send and receive digital signals
fir_filter
- 实现滤波器的功能，有限冲激响应（FIR）数字滤波器和无限冲激响应（IIR）数字滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单，但它相位的非线性，要求采用全通网络进行相位校正，且稳定性难以保障。FIR滤波器具有很好的线性相位特性，使得它越来越受到广泛的重视。-Realize the filter function, finite impulse response (FIR) digital filters and infinite impulse response (IIR) dig
DSPwithFPGA(2e)
- 数字信号处理的FPGA实现(第二版)的配套光盘，包含例程。还有书中的代码示例，是看书过程中必备的参考。-FPGA implementation of digital signal processing (second edition) of the complete CD-ROM, contains routines. There are sample code book is essential reading process reference.
DDS
- 这个是我自己用VHDL语言写的两相数字信号发生器程序 D/A用的是DAC904-This is for my own use VHDL, written procedures for two-phase digital signal generator D/A using a DAC904
digital_frequence_counter
- 设计功能： 1．.用VHDL完成12位十进制数字频率计的设计及仿真。 2．频率测量范围：1Hz∼ 10KHz，分成两个频段，即1∼ 999Hz，1KHz∼ 10KHz，用三位数码管显示测量频率，用LED显示表示单位，如亮绿灯表示Hz，亮红灯表示KHz。 3．具有自动校验和测量两种功能，即能用标准时钟校验、测量精度。 4．具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。 -Design features: 1. . Compl
PCM
- 实现模拟信号向数字信号的转换，，同时编译通过，可使用-Analog signal to digital signal conversion, and compile, you can use
DDS_100325(13)_success
- QUARTUS II环境下VHDL语言编写DDS程序，双数字信号输出，一为正弦波幅值输出，一正弦波差值信号。时钟2^21HZ，带24bits频率控制字。-QUARTUS II environment, VHDL language DDS program, two digital signal output, an amplitude for the sine wave output, a sine wave difference signal. Clock 2 ^ 21HZ, with 24bi
dsp-book
- 数字信号处理设计参考白皮书，是期望充分发掘Xilinx DSP Slice的DSP设计人员的绝佳参考资料-Digital signal processing design reference White Paper, is expected to fully exploit the DSP Xilinx DSP Slice an excellent reference for designers
dba_design_based_on_fpga_and_dsp
- 本文主要介绍了一个自适应波束形成器的原理及其实现方法，结合当今最先进的可编程芯片，包括数字信号处理器(DSP)，现场可编程逻辑门阵列(FPGA)实现了数字波束形成，适用于如3坐标雷达系统等复杂阵列信号处理系统。其研制成果已应用在多部相控阵雷达中，缩小了我国在这个领域与其他国家之间的差距，具有重要的经济意义和军事意义。-This paper describes an adaptive beamformer principle and implementation method, combining
butterfly1
- FFT蝶形运算单元程序，可用于OFDM,以及任何相关数字信号处理的设计中-FFT butterfly processor program can be used in OFDM, as well as any relevant design of digital signal processing
ccmul
- FFT旋转因子，旋转因子是蝶形运算的组成部分，是数字信号处理FFT算法的基础部分-FFT twiddle factor, rotation factor is an integral part of the butterfly, digital signal processing is a fundamental part of FFT algorithm
FPGA
- 数字信号处理的FPGA实现——对于想要学习FPGA和数字信号处理的很有帮助-FPGA Implementation of Digital Signal Processing- For those who want to learn FPGA and digital signal processing helpful
123
- 这是数字信号处理的FPGA实现的光盘里面的源代码，里面VHDL 和verilog 两种语言都有-This is a digital signal processing inside the FPGA implementation of the source code of the disc, there are two languages VHDL and verilog
FPGAdevelopmentboardhigh-speeddigitalsignalacquisi
- 主要是利用ALTERA公司的EP2C70型号FPGA开发板进行高速、连续数字信号采集VHDL程序！-Basically is to use ALTERA company EP2C70 model FPGA development board high-speed digital signal acquisition VHDL and continuous program!