搜索资源列表
Digital-Clock
- 基于FPGA 的数字时钟SHEJI-Digital Clock in the FPGA
www
- 完整的基于fpga的数字时钟的设计与实现，压缩文档是整个文档，其中的zzz，zzz1，zzz2，zzz3不同情况下的顶层原理图-Complete digital clock fpga based design and implementation, the archive of the entire document, which zzz, zzz1, zzz2, zzz3 different top-level schematic case
clock
- 多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能多功能数字时钟 可报时 调整时间-Multi-functional digital clock timekeeping adjustment time
shuzishizhong
- 可实现数字时钟功能 用于EDA课程实验 有计时，闹钟，还可自行设置调整时间功能-Digital clock function can be used with EDA time course experiment, alarm clock, can set their own time adjustment function
digital-clock
- 设计一个 24 h 制数字时钟,要求能显示时、分、秒,并可手动调整时和分。-Design a 24 h the digital clock, requirement can shows, minutes and seconds, and can when manual adjustment and points.
Multi-functional-digital-clock
- 多功能数字时钟 时钟显示 手动计时 整点报时-Multi-functional digital clock Clock display Manual timing Hourly Chime
Ten-binary-clock-
- 数字时钟 十二进制的 年月日可自加-digital clock
clock
- 用vhdl 实现数字时钟功能，基于fpga实现-Digital clock using vhdl function, based on fpga implementation
szsz
- 在DE2实验箱上实现数字时钟功能 包括了秒、分、时的基本显示功能-Implemented on the DE2 kit features include a digital clock seconds, minutes, when the basic display
shuzishizhong
- 数字时钟，包括流程图以及编码和完整的实验报告，内容详细丰富。-Digital clock, including flowcharts, and coding and a full lab report, detailed and rich.
pin-lv-ji
- 设计的是一个数字频率计，通过八个七段数码管显示频率值。系统时钟选择的50M的时钟，闸门时间为1s（通过对系统时钟进行分频得到），在闸门为高电平期间，对输入的频率进行计数，当闸门变低的时候，记录当前的频率值，并将频率计数器清零，频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时，测量从外部输入的数字信号，否则测量系统数字时钟信号模块的数字信号。（附详细PDF文档介
CLOCK2011
- 基于VHDL的多功能数字时钟，就有闹时定时功能-VHDL CLock
sy6
- 数字时钟，整点报时，有校分校时功能，底层用VHDL，顶层原理图-Digital clock, the whole point of time, when a school campus functions, the bottom with VHDL, top-level schematic
digital-clock
- VHDL语言的数字时钟的设计，用于FPGA的数字时钟的设计。-VHDL language digital clock design, FPGA for digital clock design
zhong
- 基于FPGA的数字时钟，能校时、校分，整点报时。-fpga clock
FPGA_clock
- 使用VHDL语言在FPGA上完成数字时钟设计，可作为设计的参考-In the digital clock on the FPGA design using VHDL can be used as a reference design
Clock
- VHDL语言编写的数字时钟程序，包括硬件设计的芯片管脚分配和功能代码等。功能包括时间的设定和显示。-VHDL language digital clock procedures, including hardware design, the chip-pin assignment and functional code. Features include time setting and display.
clk
- 通过Verilog HDL实现多功能数字时钟 开发基于FPGA DE0-Verilog HDL Verilog HDL
exon
- 具有音乐报时功能的数字时钟,代码就在word文档里-Music with timekeeping function digital clock
clock
- 数字时钟的Verilog代码，该实验经本人测试，正确无误。-Digital clock Verilog code, the experiment after my test, correct.