搜索资源列表
ExpandDataBit
- Quartus下的数据扩展工程，可以直接运行查看波形
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
sram_controller
- 国外网站上面找到的sram_controller，可借鉴性很强。可以扩展数据和地址宽度。-Foreign sites found above sram_controller, can draw on strong. Can extend the width of the data and address.
dianyabiao
- 基于ISD4004的语音报值交直流电压表的设计：本文介绍了基于语音芯片ISD4004的语音报值交直流电压表的设计。电路由数据采集部分，A/D转换部分，键盘与显示部分，单片机控制部分，语音报值部分和扩展功能部分组成。电路使用了并行与串行总线相结合的方式，使设计与编程灵活简便。创意新颖有趣，富于人性化，避免了频繁观察仪器显示之苦，对减轻工程技术人员的工作量和提高工作效率现实意义。-ISD4004 voice-based value of AC and DC voltage at the design
verilog
- Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间
ActelFPGA_MSP_ApplicationNote
- 多串口扩展芯片广泛应用于各种多路通信、数据采集场合，它弥补了一般 MCU串口数 量少的不足，扩展了处理器的串口通道，使得处理器能与更多的串口设备进行通信。本方案 采用 Actel Flash 架构的 FPGA 实现扩展多路串口功能，并通过 FPGA 灵活的结构来为用户 定制不同的功能，可以广泛应用于工业控制、智能家居以及其他需要多路串口的场合，该方 案已经被多家公司采纳。 -Multi-serial port expansion chip is widely applied in
FIFO
- 设计了一个具有双时钟信号，双复位信号的FIFO，用于FPGA中的数据缓冲，RAM的定义是参数型，可以根据自己的需求，修改此参数，完成RAM的容量扩展。程序中有详细的说明-Designed a dual-clock signal, double reset signal FIFO, for the FPGA in the data buffer, RAM is defined as parameter type, according to their needs, and modify this
cc
- 在完成2选1数据选择器之后，将信号x和y的位宽由1位扩展为8位-Upon completion of the data selector 2 S 1 after the signal x and y of the bit width from 1 to 8-bit extensions
dd
- 在完成2选1电路之后，将电路扩展为4选1数据选择器-2 S 1 in the complete circuit, the circuit will be extended to 4 S 1 data selector
ser_fir
- 用verilog实现一个8阶的改进串行FIR低通滤波器，输入数据位宽为12比特,经符号扩展后变为13比特。-With verilog order to achieve an improvement of 8 serial FIR low-pass filter, the input data bit width of 12 bits by sign extension into a 13-bit after.
testps2
- 基于xilinx excd开发板的PS/2键盘计算器，能完成1位数据的加减乘除，功能可扩展-it s a ps/2 keyboard caculator
CORDIC_FPGA
- 摘要：本文在传统CORDIC算法的基础之上，通过增加迭代次数，对参数进行了优化筛选， 提高了运算精度，使设计出的软核能够在精度要求较高的场合中运行，如实时语音、图 像信号处理、滤波技术等。输出数据经过IEEE-754标准化处理，能够直接兼容大多数处 理器，扩展了其应用范围。最终在Altera公司NiosⅡ处理器中通过增加自定义指令的方 式完成了硬件实现。 关键字：CORDIC ,自定义指令, IEEE-754标准化处理。-Abstract: In this paper, ba
as_fifo1
- 实现异步FIFO功能，实现串行数据通讯功能，可以用FPGA实现串口扩展-Asynchronous FIFO functions, serial data communication
LCD_TEST
- LCD显示驱动程序。驱动部分有，显示数据可以自己外加。适合课程设计的扩展部分。-LCD display driver. Driving part, display data can be applied. Curriculum design for extension.
ext
- 32位数据扩展，可以将16位的数据扩展为32位，分为算数扩展和逻辑扩展。-32 data extensions that can be extended to 16-bit data 32, into extended arithmetic and logical extension.
aurora_IP
- Aurora协议是一款高带宽、低成本、可扩展、框架简洁、适合点对点串行数据传输的协议。-Aurora protocol is a high-bandwidth, low-cost, scalable, simple framework for point to point serial data transfer protocol.
实验1
- 用verilog语言实现译码器,包含数据流文件(Achieve decoder with verilog language, including experimental data stream file)