CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数码管计算器

搜索资源列表

  1. calc

    0下载:
  2. 用FPGA设计的简易计算器,包括按键模块,数码管模块-Use the FPGA design simple calculator, including key module, digital tube module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.75mb
    • 提供者:dong liang ti
  1. calculator

    3下载:
  2. 用VHDL在quartus2下实现的计算器。输入为4*4矩阵键盘,输出为共用数据线的数码管。可以实现简单数学运算、逻辑运算、进制转换、连续运算等功能。-Using VHDL in quartus2 achieve calculator. Input 4* 4 matrix keyboard, the output data lines for sharing of digital control. Can achieve a simple mathematical operations, log
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-30
    • 文件大小:1.22mb
    • 提供者:jizhen
  1. calculator

    0下载:
  2. 课设一个,又臭又长,是一个用verilog编写的计算器,对应革新科技的某个sopc开发平台,键盘会扫描,七段二极管会译码且是并行输出,上传的是整个工程,在该开发平台上基本正常,主程序段编写的较为幼稚,希望大家多多扔玉。注:主程序段预计做八位计算器,后来因为实验平台只有六个数码管无奈之下后两位没接,主程序中的ac有问题,在开发平台上没效果,压缩包里的图是主程序在quartus下的仿真图,开发环境是quartus,不知应选哪项。最后:初次上传欢迎指正 -Set up a class, but als
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.31mb
    • 提供者:raven
  1. 4computer

    0下载:
  2. verilog编写的4位计算器带数码管现实和-verilog-4bit computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:940.87kb
    • 提供者:ren
  1. verilog_calculator

    1下载:
  2. 用verilog编写的简易计算器代码。通过一位全加器组成电路,可以实现加法、减法和乘法,并在七段数码管上显示出十进制的结果。-Simple calculator with code written in verilog. Composed by a full adder circuit, can add, subtract and multiply, and in the seven-segment LED display on the decimal result.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:15.55kb
    • 提供者:刘涛
  1. verilog_calculator

    0下载:
  2. 一个Verilog写的简易计算器。能进行二进制加减乘除运算,操作数通过按键输入并用数码管显示。当按下运算符号键后,计算器进行两个数的运算,数码管将结果显示出来。-A simple calculator written in Verilog. Binary addition and subtraction to multiplication and division, operating a few keystrokes and use digital display. When the pres
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:223.17kb
    • 提供者:张立
  1. calculator--EDA

    1下载:
  2. EDA可编程逻辑设计 设计一个简易十进制以内的计算器 可以利用按键和数码管作为计算器的输入和输出,能完成十以内的整数的加、减、乘、除(商和余数)运算,预算结果可以是正/负数,结果的绝对值可以超过十,且能够正确显示。-EDA design of programmable logic to design a simple decimal calculator can be used within the tube as the calculator keys and digital inputs a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:128.11kb
    • 提供者:zhouminyan
  1. sixuanyi

    0下载:
  2. 基于Quartus II设计一款计算器通过数码管显示-Quartus II design a calculator based on digital display by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:218.6kb
    • 提供者:王梁
  1. Calculator.v

    0下载:
  2. Verilog实现简易计算器,用数码管显示结果-Verilog achieve simple calculator, with digital display results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.54kb
    • 提供者:Ryan
  1. calc

    0下载:
  2. 一个简单的verilog计算器设计,键盘输入,数码管显示,实现加减与或运算-A simple calculator verilog design, keyboard input, digital display, Modified with OR operator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.9mb
    • 提供者:suber
  1. SBcalculator

    0下载:
  2. fpga简易二进制输入十进制输出计算器,八位拨码开关输入,四位数码管输出。开发板:Spartan 3E XC3S100E CP132 -5-A simple binary-decimal calculator. Spartan 3E XC3S100E CP132 -5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.23kb
    • 提供者:马睿
  1. AnJian_1602

    0下载:
  2. 计算器设计。采用了现场可编程逻辑器件FPGA设计,并基于VHDL语言实现加减乘除功能,并用十进制显示在数码管上。计算部分为加法器、减法器、乘法器和除法器组成。使用Altera公司的QuartusII开发软件进行功能仿真并给出仿真波形,并下载到试验箱,用实验箱上的按键开关模拟输入,用数码管显示十进制计算结果。通过外部按键可以完成四位二进制数的加、减、乘、除四种运算功能,其结果简单,易于实现。-Calculator design. Using a field programmable logic d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.53mb
    • 提供者:陈勒
  1. ac620_calculator_key_board

    1下载:
  2. 基于Verilog编写的计算器,使用矩阵键盘输入数据,使用数码管显示运算过程和结果,基于小梅哥AC620开发板验证通过(The calculator based on Verilog uses matrix keyboard to input data and digital tube to display the operation process and results. The development board based on little mac620 passed the veri
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-05-07
    • 文件大小:40kb
    • 提供者:小梅哥fpga
搜珍网 www.dssz.com