搜索资源列表
smxsqddl
- 本实验只为了解教学系统中8位八段数码管显示模块的工作原理,设计标准扫描驱动电路模块.-this experiment only to understand the teaching system eight eight LED Display Module principle, design standards scanning drive circuit module.
judgedisplay
- FPGA驱动数码管,本人编写的vhdl源程序,QUARTUS II调试成功
clock
- 这是一个实现时分秒的时钟功能的源码,采用vhdl语言编写,已写好led驱动,可直接在数码管上显示
sy
- 七段显示译码器(功能:将思维二进制数译成七段输出信号,驱动数码管显示)
alarm
- 1.6个数码管动态扫描显示驱动 2.按键模式选择(时\\分\\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
top1
- 1.6个数码管静态显示驱动 2.按键模式选择(时\\分\\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
daima.用VHDL语言设计一个数字秒表
- 用VHDL语言设计一个数字秒表: 1、 秒表的计时范围是0秒~59分59.99秒,显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用,按下一次复位开关,计时器清零。 4、 具有开始/停止功能,按一下开关,计时器开始计时,再按一下,停止计时。系统设计分为几大部分,包括控制模块、时基分频模块、计时模块和显示模块等。其中,计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成,其中毫秒位、十毫秒位、秒位和
shumaguanxianshi
- 数码管显示的实验,让读者了解数码管的原理,用vhdl驱动它的方法,并学习vhdl的使用技巧-Digital display of the experiment, so that readers understand the principles of digital control, using the method vhdl drive it and learn to use techniques vhdl
LED7
- 七段数码管的源代码 用Quartus II 9.0 (32-Bit) 编译的七段数码管的驱动程序-thes is LED7
tftlcd
- 正点原子tftlcd的fpga驱动(三个tft*.v),还包括了大西瓜fpga开发板的数码管驱动和一个运行屏保的小功能,quartus6.0下开发。除了初始化代码,其他控制与主流tftlcd兼容。-verilog languge tftlcd driver
seg7
- fpga上nios处理器avalon总线数码管驱动,包含任务逻辑,寄存器,和接口的verilog HDL描述-fpga nios processor avalon bus on digital tube driver, including the task logic, registers, and interfaces verilog HDL descr iption
smg_8
- 基于verilog HDL预言的8段数码管驱动程序,模块化-Predictions based on verilog HDL 8 digital tube driver, modular
seg7_driver
- verilog七段数码管驱动,显示内容可以自己更改。-verilog segment digital tube driver
Digitron_driver
- 分模块描述的8位数码管驱动,在上面静态显示12345678.-Points module describes eight digital tube driver, in static display above 12345678.
traffic_light_3_09
- 数码管驱动、HC595驱动、VHDL、分频器-Digital tube drive, HC595 drive, VHDL, divider
seg7_verilog
- FPGA简单应用,VHDL程序,数码管驱动程序,供学习参考。-FPGA and simple application, VHDL program, digital tube driver, provide the reference for the study.
shumaguan
- 七段数码管驱动,在DE2开发板上通过拨动开关输入数字,在数码管中显示-Seven-segment LED driver, the DE2 board to enter numbers by toggle switch in the digital tube display
07_number_mod
- verilog语言设计的2位数码管驱动。在Quarus11.0下编译成功,并在黑金开发板上测试OK-2 digital verilog language design tube drive. In Quarus11.0 compiler success, and OK in the test development board black gold
seg7_verilog
- 七段式LED数码管驱动,Verilog源码,FPGA开发学习。硬件描述语言基础学习。-LED driver
seg
- 7段数码管驱动,基于MAX II EPM40-7 u6BB5 u6570 u7801 u7BA1 u9A71 u52A8