CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数码管 倒计时

搜索资源列表

  1. traffic

    0下载:
  2. xilinx完成一个模拟的十字路口交通信号灯,主干道上的绿灯时间为30s,支干道的绿灯时间为30s,且交通灯从绿变红时,有6s黄灯亮的时间间隔。当然每种状态的倒计时的时间值应显示到LED数码管上。
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:92.64kb
    • 提供者:haolj
  1. d11

    0下载:
  2. 用层次化设计完成倒计时装置 输入:16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、 倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。 输出:数码管数据信号及宣统信号,倒计时结束信号。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.05kb
    • 提供者:jingken
  1. watch

    0下载:
  2. 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。 (2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。 (3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:403.21kb
    • 提供者:YUJIAN.XU
  1. FPGA-verilog-交通灯

    3下载:
  2. 采用verilog编写的代码,用FPGA实现交通灯控制,包含有数码管显示控制,倒计时控制,状态机等,是练习Verilog代码编写的一个很好的实例!
  3. 所属分类:VHDL编程

  1. wash

    1下载:
  2. 设计制作一个简易全自动洗衣机控制器。 1、洗衣机的功能有洗涤、漂洗和脱水,每个功能持续的时间分别为20秒、15秒和10秒。 2、用一个按键实现洗衣程序的手动选择:A、单洗涤;B、单漂洗;C、单脱水;D、漂洗和脱水;E、洗涤、漂洗和脱水全过程。 3、在所选择的程序完成之后,控制器应处于停止状态。 4、用一个按键实现暂停洗衣和继续洗衣的控制, 暂停后继续洗衣应回到暂停之前保留的状态。 5、用发光二极管指示状态;用数码管以倒计时的方式显示当前状态的剩余时间 -Aut
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-06
    • 文件大小:596.13kb
    • 提供者:onway
  1. washmachine

    0下载:
  2. 用VHDL语言描述了一个洗衣机的全部功能。包括洗涤,漂洗,脱水三种功能。洗涤完成后有蜂鸣音,并有数码管显示倒计时。-With the VHDL language to describe all the features of a washing machine. Including washing, rinsing, dehydration three functions. Beep after the completion of washing, and a digital display c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:211.93kb
    • 提供者:jdy
  1. 2006112623122040

    0下载:
  2.  系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ),用于记录各状态持续时间;  因为各状态持续时间不一致,所以上述计数器应置入不同的预置数;  倒计时计数值输出至二个数码管显示;  程序共设置4个进程: ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器,其中P1和P3分别为个位和十位计数器,P2产生个位向十位的进位信号; ② P4是状态寄存器,控制状态的转换,并输出6盏交通灯的控制信号 -e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.21kb
    • 提供者:宋勤
  1. jiaotongdeng

    0下载:
  2. 1). 用红、绿、黄三色发光二极管作信号灯。主干道为东西向,有红、绿、黄三个灯;支干道为南北向,也有红、绿、黄三个灯。红灯亮禁止通行;绿灯亮允许通行;黄灯亮则给行驶中的车辆有时间停靠到禁行线之外。 2).由于主干道车辆较多而支干道车辆较少,所以主干道绿灯时间较长。当主干道允许通行亮绿灯时,支干道亮红灯。而支干道允许通行亮绿灯时,主干道亮红灯,两者交替重复。主干道每次放行50秒,支干道每次放行30秒。 在每次由亮绿灯变成亮红灯的转换过程中间,需要亮5秒的黄灯作为过渡,以使行驶中的车辆有时间
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.89kb
    • 提供者:靓仔
  1. qda

    1下载:
  2. 三路智力竞赛抢答器,利用VHDL设计抢答器的各个模块,并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块:鉴别锁存模块;答题计时模块;抢答计分模块以及扫描显示模块。把各个模块整合后,通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器: (1)具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后,若有参赛者按抢答器按钮,则该组指示灯亮,数码管显示出抢答者的组别。同时电路处于自锁状态,使其他组的抢答器按钮不起作用。 (2)具有计分功能。在初始状态时,主持
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:229.32kb
    • 提供者:menglj
  1. trafficxiugai

    0下载:
  2. 交通灯电路,南北方向和东西方向分别按绿灯、黄灯、左拐灯、黄灯、红灯的顺序两灭,数码管显示相应的灯亮的时间的倒计时。已通过编译和仿真。-Traffic light circuit, north-south direction and east-west direction respectively green, yellow light, left light, yellow light, red light destroy the order of two, a digital LED disp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.03mb
    • 提供者:方周
  1. traffic_light

    0下载:
  2. EDA课程所编的作业——交通灯,具体要求是在道路十字路口的两个方向各设一组红绿黄指示灯,显示顺序为:其中一个方向是绿灯、黄灯、红灯,另一个方向是红灯、黄灯、绿灯;设置一组数码管,以倒计时的方式显示允许通过或禁止通过的时间,其中绿灯、黄灯、红灯的持续时间分别为10S,5S,15S。 -EDA courses compiled job- traffic lights, the specific requirement is that the crossroads on the road in b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:275.25kb
    • 提供者:buyi
  1. 5renduoshuVHDL

    0下载:
  2. 5人多数表决VHDL源代码,数码管可以显示倒计时时间和通过的人数-5 Most of the voting machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:566byte
    • 提供者:张建国
  1. jiaotongdengkongzhiqi

    0下载:
  2. 设计一个用于十字路口的交通灯控制器。 基本要求: 东西和南北方向各有一组红、黄、绿灯用于指挥交通,红、黄、绿的持续时间分别为25s,5s,20s。 当有紧急情况(如消防车)时,两个方向均为红灯亮,计时停止,当特殊情况结束后,控制器恢复原来状态,正常工作。 一组数码管,以倒计时方式显示两个方向允许通行或禁止通行的时间。 -Design a controller for a traffic light intersection. Basic requirements: north-s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:137.49kb
    • 提供者:唐晓明
  1. trafficlight

    0下载:
  2. 基于VHDL的交通灯控制设计,功能: 1 主干道绿灯亮时,支干道红灯亮;支干道绿灯亮时,主干道红灯亮。二者交替允许通行,主干道每次放行35s,支干道每次放行25s。每次由绿灯变为红灯的过程中,通过点亮黄灯作为过渡,黄灯的时间为5s。 2 能实现正常的倒计时显示功能,即通过7段数码管对交通灯剩余时间进行倒计时显示。 3 能实现总体清零功能,计数器由初始状态开始计数,对应状态的显示灯点亮。 4 能实现特殊状态的功能显示,进入特殊状态时,主干道和支干道即东西、南北路口均显示红灯状态。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.16kb
    • 提供者:李名山
  1. ANS

    0下载:
  2. 按 SW3 / SW4 / SW5 开始抢答,抢答后数码管显示抢答结果,倒计时停止。-Press SW3/SW4/SW5 start Responder, Responder Responder results after the digital display, the countdown stops.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:5.47kb
    • 提供者:wf
  1. s_clock

    0下载:
  2. 时钟,从一小时开始,也可实现倒计时,使用了8个数码管-Clock, an hour from the start, but also realize the countdown, the use of the 8 digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:367.97kb
    • 提供者:xu
  1. xiyiji

    0下载:
  2. VHDL模拟洗衣机运行过程,用数码管和LED,显示洗涤,漂洗,甩干三个过程分时操作,可手动选择,有倒计时有蜂鸣-VHDL simulation running washing machine, with digital control and LED, display washing, rinsing, drying three processes timeshare, you can manually select, there is a beep countdown
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:989.02kb
    • 提供者:刘云飞
  1. all

    0下载:
  2. vhdl 分模块实现微波炉功能 包括分频 数码管 倒计时 蜂鸣器等-vhdl sub-modules to achieve microwave features include digital tube divider countdown buzzer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1.9mb
    • 提供者:youthy
  1. led

    0下载:
  2. 计时实现led和数码管的闪亮,模拟交通红绿黄灯的状态,led代表交通灯,数码管倒计时-Timing and realization led digital tube shiny, red, green yellow simulated traffic state, led on behalf of traffic lights, LED countdown
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:240.17kb
    • 提供者:zhuwen
  1. migongtest

    0下载:
  2. 用quartus2实现一个迷宫游戏。界面在8×8点阵上进行。程序开始后 倒计时5秒进入迷宫地图。选择上下左右控制走出迷宫,撞墙人物不动。数码管倒计时30s.30秒内走出迷宫则显示成功,30s内未走出或出界则显示失败-Quartus2 achieve with a maze game. Interface performed on 8 × 8 dot matrix. Countdown to 5 seconds after the beginning of the program into the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:538.54kb
    • 提供者:hw
« 12 3 »
搜珍网 www.dssz.com