CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数码管 动态显示

搜索资源列表

  1. DTXS

    0下载:
  2. Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:852byte
    • 提供者:yangytp
  1. shuma.rar

    0下载:
  2. 数码管动态显示程序,verilog的,已经调试成功,verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:684byte
    • 提供者:houdan
  1. dled.rar

    0下载:
  2. VHDL语言,动态数码管扫描显示。包含分频程序和扫描键盘程序。,VHDL language, dynamic digital tube display scan. Frequency Division contains the procedures and procedures for scanning the keyboard.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:210.96kb
    • 提供者:赵文
  1. shumaguan.rar

    0下载:
  2. 用CPLD驱动数码管,实现从0000计到9999,数码管是用动态显示,程序用VERILOG完成的,CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.39mb
    • 提供者:wagjur
  1. LED_0000_9999

    1下载:
  2. 7段数码管动态显示0000-9999,vhdl语言-7-segment LED dynamic display of 0000-9999, the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.41kb
    • 提供者:黄鹏
  1. myled4

    0下载:
  2. 四位动态数码管显示数字时钟的分位和秒位。工具:Quartus ii 6.0 语言:VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:187.16kb
    • 提供者:杨晴飞
  1. dig_scan

    0下载:
  2. 将AD采样的八位比特转化为十进制数值大小,并用数码管动态显示-The AD sample into the eight-bit decimal numerical size, and dynamic display with digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:
  1. loopdisp

    0下载:
  2. 利用CPLD控制六个数码管动态显示所要显示的数值-CPLD to control the use of six LED dynamic display to display the numerical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.49kb
    • 提供者:
  1. SHUMAGUAN

    0下载:
  2. 数码管动态显示0到9数码管动态显示0到9-SHUMAGUAN
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:266.48kb
    • 提供者:何言明
  1. xq_Test7

    0下载:
  2. VHDL语言编写一个BCD计数器并在七段显示数码管上显示的程序,实现了动态扫描,而且很好用-VHDL language a BCD counter and in the seven-segment display digital tube display process to achieve a dynamic scanning, and it just works
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:140.66kb
    • 提供者:夏强
  1. seg

    0下载:
  2. 数码管显示(verilog) 自己写的 在数码管上显示01234567 动态显示-Digital LED display (verilog) himself wrote in the digital tube display 01234567 dynamic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:589byte
    • 提供者:Along
  1. pinlvji

    0下载:
  2. 用vhdl语言写的频率计,可以实现1khz到1Mhz,当低于1Khz时可实现测周期单位为ms,测量精度达到99 ,用数码管动态显示-Vhdl language written with the frequency meter can be achieved 1khz to 1Mhz, when less than 1Khz cycle when unit for detecting ms, 99 accuracy, dynamic display with digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.26kb
    • 提供者:李彦松
  1. counter

    0下载:
  2. 实现了从0到59的计数,并通过数码管动态显示,已在开发板上试验成功-Implements counting from 0 to 59, and through the dynamic display of digital control has been successfully tested in the development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:220.62kb
    • 提供者:顾婷婷
  1. 8X8LED

    0下载:
  2. 基于 qusrtus II上的 MAX ii 系列 FPGA上的数码管动态显示VHDL程序-Based on the MAX ii qusrtus II series FPGA, VHDL dynamic display of digital control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:160.65kb
    • 提供者:陈明风
  1. seg9999

    0下载:
  2. 数码管动态显示的VHDL程序,显示小时,分钟,秒,动态显示的初级程序,可供初学者的参考-for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:698byte
    • 提供者:梁锋
  1. lcd

    0下载:
  2. 用Verilog写的数码管动态显示代码,可以直接使用,在quartus ii软件9.0以上版本运行-Verilog digital control with dynamic display of written code, can be used directly in the quartus ii software, version 9.0 or above to run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:339.82kb
    • 提供者:陈飞
  1. 8个数码管显示数码管动态扫描显示

    0下载:
  2. 共阳极数码管显示1,2,3,4,5,6,7,8。FPGA可直接编译。
  3. 所属分类:VHDL编程

  1. shumaguan

    0下载:
  2. 7断数码管动态显示数字,初学者适用,芯片是MAX II系列的芯片,比较老旧了。(Digital tube display number)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:173kb
    • 提供者:游子游荡
  1. SMG

    0下载:
  2. 实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-04
    • 文件大小:3kb
    • 提供者:Yukioooo
  1. Exp_5

    0下载:
  2. 数码管动态显示,可以将输入的按键值显示在数码管上。(Dynamic display of digital tube)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:2.48mb
    • 提供者:黑河浪人
« 12 3 4 5 6 7 »
搜珍网 www.dssz.com