CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数码

搜索资源列表

  1. mimasuo

    1下载:
  2. 基于EDA技术设计的电子密码锁,以其价格便宜、安全可靠、使用方便,受到了人们的普遍关注。而以现场可编程逻辑器件(FPGA)为设计载体,以硬件描述语言(VHDE)为主要表达方式,发系统为设计工具设计的电子密码锁,由于其能够实现数码输入、数码清除、密码解除、密码更改、密码上锁和密码解除等功能,因此,能够满足社会对安全防盗的要求。-The electronic lock based on EDA technology design, its price is cheap, safe, reliable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:837034
    • 提供者:刘团
  1. ps2

    0下载:
  2. fpga ps2接口控制 能够实现ps2键盘扫描 在数码管上显示出相应编码-fpga ps2 interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:948
    • 提供者:alex
  1. ISE_lab14_traffic

    0下载:
  2. excd板子上交通灯的实现 数码管实时显示 限于excd学习板-excd-1 traffic led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:518288
    • 提供者:alex
  1. ISE_lab9_cnt

    0下载:
  2. excd-1 开发学习板 计数器的实现 数码管显示-count a_t_g led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:476074
    • 提供者:alex
  1. ISE_lab10_fib

    0下载:
  2. excd-1 斐波那契数列的实现 数码管的显示-excd-1 fib
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:669319
    • 提供者:alex
  1. LIBRARY-IEEE

    0下载:
  2. 8位数码管的动态显示(包括对数码管的位选以及段选)-8 digital control dynamic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3079
    • 提供者:岳佳
  1. hongwai

    0下载:
  2. 进行红外遥控器的解码功能,在4个数码管上显示编码信息!!比较实用-this is very useful!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2202
    • 提供者:zzw
  1. 123

    0下载:
  2. 在FPGA中用状态机实现对数码管的控制很好的了解一下状态机-State machine in the FPGA with the control of the digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:966423
    • 提供者:王得鑫
  1. decoder

    0下载:
  2. VHDL语言实现的七段译码器,一般用在实验中的七段数码显示上。-Seven-segment decoder based on VHDL language,is commonly used on the experiment of seven-segment number s displaying.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:301694
    • 提供者:林子
  1. Responder

    0下载:
  2. 基于VHDL语言的抢答器,各个模块的功能1.抢答器同时供N名选手,(此处假设4个)分别用4个按钮S0~ S3表示。 2.设置一个系统“开始复位”开关S,该开关由主持人控制(当主持人按下该开关后以前的状态复位并且开始计时抢答)。 3.抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间(0-99S)。当主持人启
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4920
    • 提供者:linhaiquan
  1. mizishumaguanshow

    0下载:
  2. 用CPLD实现米字型数码管的显示,主要显示字符。-Use CPLD realize m digital display font tube, the main display character.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:176475
    • 提供者:马龙
  1. siweiyitishumaguanshow

    0下载:
  2. 用CPLD实现四位一体数码管的显示,主要是电筛子的功能-Use CPLD realize four one digital tube display, mainly is the function of electricity a sieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:218107
    • 提供者:马龙
  1. tlc549adc

    0下载:
  2. 利用状态机实现对TLC549的采样控制,改变ADC的模拟量输入值,数据采集读取后在数码管上显示。-State machine to achieve the TLC549 sampling control, to change the ADC analog input value, the data acquisition read on the digital tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:121580
    • 提供者:黄远豪
  1. tlc5620dac

    0下载:
  2. 利用状态机实现对tlc5620dac控制,实验时按key1,可选择DAC的通道,数码管1显示,按key2,key3可 输入8位数/模转换值,由数码管3,4显示,按key4,选择输出电压模式,由数码管8显示,0表示1倍,1表示2倍,按key5,将当前数据发送到DAC模块启动一次DA转换,-State machine implementation control on tlc5620dac, press key1 experiment, you can choose the DAC channe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:675475
    • 提供者:黄远豪
  1. DC

    0下载:
  2. 基于VHDL的数字时钟,包含设置时间,闹钟,以及整点报时的功能。设置时间和闹钟时数码管闪烁。-Based on VHDL digital clocks, including setting time, alarm clock, and the function of the time on the hour. Set a time when the alarm clock and digital tube twinkle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1265750
    • 提供者:miffy
  1. choose

    0下载:
  2. 8-3多路选择器的fpga实现,数码管显示当前选择数据编号-8-3 multiplexer fpga realize, digital tube display the currently selected data Numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:9605
    • 提供者:cc
  1. slau144i

    0下载:
  2. 数字频率计可以实现0.1---50khz的频率测试,小于1000时采用测周法,大于1000时自动转为计数法,最大误差小于千分之一,基本保持在万分之一之内。试验板采用12Mhz晶振,74164静态数码管显示,CD4051信号调理输入TTL方波信号-MPS430Visual C++, cd4051 ProgrammersHeaven
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3105133
    • 提供者:柯波
  1. zhankongbi

    0下载:
  2. 能对输入的方波信号进行占空比测试,在两位数码管上显示出来-Can the input of square wave signal than empty testing, in two digital tube test results show that will come out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2236391
    • 提供者:
  1. clock_lcd1602

    0下载:
  2. 在DE2-70上可同时实现数码管和LCD1602上动态显示电子表的数字。-In DE2-70 can be at the same time in the digital tube and LCD1602 dynamic display of the electronic watch value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1000853
    • 提供者:刘俊朋
  1. Electronic-Lock-(VHDL)

    1下载:
  2. 开锁代码为2位十进制并行码。 当输入的密码与锁内的密码一致时,绿灯亮,开锁;当输入的密码与所内的密码不一致时,红灯亮,不能开锁。 密码可由用户自行设置。 密码可由七段数码管显示出来。 -The design is based on the VHDL language, using the MAX+ plusII parallel electron two locks design, and design process described in detail. VHDL lan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-07
    • 文件大小:46080
    • 提供者:天街小雨
« 1 2 ... 42 43 44 45 46 4748 49 50 »
搜珍网 www.dssz.com