CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数码

搜索资源列表

  1. eight

    0下载:
  2. 实现友晶的DE2开发板上七段数码管的显示程序,quartus建模,已验证。-use the de2 board to display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:460366
    • 提供者:king
  1. jiaotd

    0下载:
  2. 用vhdl编的交通灯程序。。1.正常情况下交叉路口的轮流通行(主道3个LED红、黄、绿控制直行,支道3个LED红、黄、绿);并要求主干道每次至少放行30秒;支干道每次至多放行20秒; 2.每次绿灯变红灯,要求黄灯先亮5秒钟。 3.特殊情况控制通行方式控制,用按键开关K1控制主道通行,支道禁行,K2控制支道通行,主道禁行,特殊情况控制通行放行。 4.有紧急情况时用按键开关K0控制两道均为红灯; 5.4位LED数码管能够显示双直行方向绿灯和红灯的等待时间;-Vhdl series o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:387990
    • 提供者:jackychen
  1. shu_255

    0下载:
  2. CPLD驱动数码管The CPLD driven digital tube-The CPLD driven digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:289810
    • 提供者:sam
  1. A

    0下载:
  2. 基于CPLD的VHDL语言数字钟(含秒表)设计及程序 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。-The VHDL language based on CPLD digital clock (including a stopwatch) design and program By usin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:95532
    • 提供者:ruohai
  1. seg7_verilog

    0下载:
  2. 本程序是基于verilog HDL的数码管程序,需要的可以下载。-This procedure is based on Verilog HDL digital tube procedure, need can be downloaded.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3666827
    • 提供者:李炯
  1. DianZiZhong

    0下载:
  2. 智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时-Alarmclock Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10634
    • 提供者:豪哥
  1. kt2

    0下载:
  2. 基于FPGA的交通灯控制系统,红、绿灯按一定的规律亮和灭,绿灯亮时,表示该车道允许通行;红灯亮时,该车道禁止通行。并在亮灯期间进行倒计时,并将运行时间用数码管显示出来。-FPGA-based traffic light control system, red, green, according to certain rules to turn on and off the green light indicates that the lane is allowed to pass red li
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:290438
    • 提供者:cynthia
  1. exp_cnt_xuehao365_7seg

    0下载:
  2. 计数器 数码管 3位十进制 exp_cnt_xuehao365_7seg.vhd为顶层文件-Counter digital tube three decimal exp_cnt_xuehao365_7seg. VHD for top level file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3344
    • 提供者:zone
  1. 20bitBINtoBCD

    0下载:
  2. 在50MHz时钟下实现自增计数并驱动6位数码管进行显示-50MHz clock and drive six digital tube display increment count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2854
    • 提供者:黎勇
  1. led

    0下载:
  2. 数码管显示资料适合初学者学习一定要从基础做起-The digital display information for beginners to learn must, from the basics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1227
    • 提供者:houxiaoshuai
  1. hwx

    0下载:
  2. verilog写的红外遥控解码程序,可通过数码管看按键编码-verilog to write the infrared remote control decoding procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1807
    • 提供者:iweimo
  1. datread_display

    0下载:
  2. 实现了对温湿度传感器DHT11的读写,并在数码管上显示,简单易懂!-realize to read the sensor of temprature and humidity named DHT11 and display the value on the digital tube,understand easily!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1402847
    • 提供者:路扬
  1. freq

    0下载:
  2. 在Quartus下VHDL编写的一个频率测试模块,自动转换为十进制数字输出到数码管上。-A frequency test modules written in VHDL in Quartus under are automatically converted to the decimal number is output to the digital tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:286947
    • 提供者:voldemortqq
  1. ds18b20_seg7

    1下载:
  2. 基于 FPGA+ds18b20 温度计 设计 一ds18b20接受 数据 以数码管 显示温度-Designed based on FPGA+ Ds18b20 thermometer ds18b20 accept the data to the digital display temperature
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:79187
    • 提供者:季阳阳
  1. wannianli3

    0下载:
  2. 一个用VHDL实现万年历的程序,用数码管显示-a calender based on VHDL,show numbers by Nixie tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1869
    • 提供者:nightknight
  1. shuzizhong

    0下载:
  2. 本数字钟可实现正常计时,支持12小时和24小时两种计时方式的切换,允许用户手动调时和整点报时功能。 系统对外向用户提供了两个按键:功能键和调整键.功能键用于功能选择,调整键用于相关的时间调整. 当接通电源后系统便开始正常计时,如果按一下功能键,则进入调小时模式,再按一次则进入调分模式,再按则进入12/24小时模式选择设定,再按则恢复到正常计时状态. 在正常计时状态下,用户可以选择12或24小时的计时方式,第六个数码管的右下方小点亮表示是12小时模式,不亮表示24小时。整点报时时,六个数码管的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:17839
    • 提供者:ggy
  1. DS18B20

    0下载:
  2. DS18B20数码管显示温度,vhdl语言编写,可移植模块-DS18B20 digital display temperature, VHDL language, portable module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2159
    • 提供者:黄鹏
  1. PS2_keyboard_driver

    0下载:
  2. verilog写的键盘按键扫描接口,并在7段数码管上显示断码和通码,在LED流水灯上实现滚动显示。想学习PS2键盘扫描这块的童鞋可以下载看看,代码写的还行。-verilog to write a keyboard key scan interface displayed on the 7-segment digital tube broken code and pass code, scrolling display on the LED light water. Want to learn a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:498280
    • 提供者:
  1. 3

    0下载:
  2. 数码管显示,加上计数器,基础的verilog语言-Digital display, plus the counter, based on verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1844
    • 提供者:苏汉阳
  1. test_led

    0下载:
  2. 数码管点阵实验,在上显示数字0到9,测试点阵的功能。-Digital tube lattice experiment, shown on figure 0-9, test the function of the lattice.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:817
    • 提供者:leo
« 1 2 ... 43 44 45 46 47 4849 50 »
搜珍网 www.dssz.com