搜索资源列表
数字频率计实验报告
- 课程设计要求设计并用FPGA实现一个数字频率计,具体设计要求如下: 测量频率范围: 10Hz~100KHz 精度: ΔF / F ≤ ±2 % 系统外部时钟: 1024Hz 测量波形: 方波 Vp-p = 3~5 V 硬件设备:Altera Flex10K10 五位数码管 LED发光二极管 编程语言:Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,
VHDL学习的好资料--18个VHDL实验源代码
- 20个VHDL实验源代码,包括: 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
基于VHDL 的数字时钟
- 用VHDL实现时钟的显示,包括七段数码管和lcd1602字符液晶,可以显示十分秒,年月日
FPGA读写控制sram
- 拨码开关控制读写,按键控制地址加,读出数据由数码管显示,直观展现了程序是否正确。
用VHDL语言实现四人智力竞赛抢答器的设计
- 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb,进行锁存的同时发出aim信号实现声音提示,并使count模块进行答题时间的倒计时,在计满100妙后送出声音提示; 2、用ch41a模块将抢答结果转换为二进制数; 3、用sel模块产生数码管片选信号; 4、用ch42a模块将对应数码管片选信号,送出需要的显示信号; 5、用七段译码器dispa模块进行译码。
FPGA-verilog-交通灯
- 采用verilog编写的代码,用FPGA实现交通灯控制,包含有数码管显示控制,倒计时控制,状态机等,是练习Verilog代码编写的一个很好的实例!
FPGA实现加法器
- 用按键控制选择进制,并用数码管显示
7位二进制计数器
- 应用VHDL语言编写设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器,计数结果由共阴极七段数码管显示
数字钟
- veriloge hdl 编写的一个数字钟 实现调时,调分,调秒,数码管显示时钟的功能
交通灯控制器
- 很久以前自己写的VHDL实现的交通灯控制器~ 动态数码管控制。altera平台
pinlvji 频率计VHDL编程
- 频率计VHDL编程。设计一个4位数字显示的十进制频率计,其测量范围为1MHz,测量值通过4个数码管显示以8421BCD码形式输出,可通过开关实现量程控制,量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz); 当输入信号的频率大于相应量程时,有溢出显示。 -Cymometer VHDL programming. Design of a 4-digit decimal display frequency, the measu
daima.用VHDL语言设计一个数字秒表
- 用VHDL语言设计一个数字秒表: 1、 秒表的计时范围是0秒~59分59.99秒,显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用,按下一次复位开关,计时器清零。 4、 具有开始/停止功能,按一下开关,计时器开始计时,再按一下,停止计时。系统设计分为几大部分,包括控制模块、时基分频模块、计时模块和显示模块等。其中,计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成,其中毫秒位、十毫秒位、秒位和
system 完成远程通信的整体任务
- Verilog,QuartusII可正确运行,可下载到FPGA上,完成远程通信的整体任务,PC发数据,键盘输入运算符与运算数计算将结果显示在数码管上并返回给PC机,需异步串口调试软件-Verilog, QuartusII run correctly, can be downloaded to the FPGA, to complete the overall task of remote communication, PC send data, keyboard operators and op
verilogHDL.rar
- 采用有限状态机(要求“三段式”)的方法设计一个带异步清零端的同步可逆模6计数器。同时提供单数码管数字显示和3LED状态显示两种显示方式。,Finite state machine (request, quot Threequot) approach to design a client with Asynchronous Clear reversible synchronous counter module 6. At the same time providing a single digit
fre.rar
- 频率计采用等精度测量的方法实现,基于单片机和FPGA实现,四位数码管显示,值得大家参考,频率计采用等精度测量的方法实现,基于单片机和FPGA实现,值得参考
paobiao_gongyang
- 用verilog语言写的电子跑表,在共阳数码管上显示,八位的,初学EDA,感觉verilog语言好入门,我的QQ:942954258,欢迎与你共赢21世纪-Verilog language used to write electronic stopwatch, were positive in the digital display, eight, and novice EDA, started feeling good verilog language, my QQ: 942954258, w
ps2_fpga
- 键盘输入,在数码管显示对应按键的编码,从中了解键盘输入原理-Keyboard input, the digital display corresponds to the encoding keys
counter_0-to-9999
- 数码管计数,在数码管上计数,从0计到-Digital counting experiment, the digital count on, count from 0 to 9999
Taxi-automatic
- 本项目实现一个出租车自动计费器。计费包括起步价、行车里程计费、等待时间计费三部分,用四位数码管显示总金额,最大值为999.9元。起步价为5.0元,3公里之内按起步价计费,超过3公里,每公里增加1元,等待时间单价为每1分钟0.1元。用两位数码管显示总里程,最大值为99公里,用两位数码管显示等待时间,最大值为99分钟。-The project achieved a taxi meter automatically. Billing, including starting, mileage charg