搜索资源列表
digital_7
- Verilog七段数码管显示控制程序，已经在实验板上测试通过。-Verilog seven-segment LED display control program, the board has been tested in the experiment.
V3(2)
- 设计一个7段数码管译码器，带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。 将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~15， 2. 带数码管的4位可逆计数器 将实验三的结果在数码管上显示。结合上次实验，将4位可逆计数器，数码管显示，分别作为两个子模块，实现在数码管上显示的4位可逆计数器。-Design of a 7-s
TIMER.rar
- 数字钟 六位数码管显示，有清零端，采用分层设计方式编写,6 digital tube digital clock showed that zero-side, using hierarchical design approach to the preparation of
EPM240Prj.rar
- 这是一个verilog HDL 语言的例子，在CPLD器件EPM240上实现了 RS232协议、按键处理、LED数码管显示和每秒加1数码显示。使用quartus ii 7.0 以上打开.,This is an example of verilog HDL language in the CPLD device EPM240 achieved RS232 agreement, deal button, LED digital tube display and digital display plu
CPLD_DS18B20
- 基于CPLD的DS18B20温度显示程序，可将采集到的温度值通过16位LED或四位数码管实时显示，同时可任意设定温度上下限，实现蜂鸣器告警（该程序已实测成功，内附DS18B20中文资料）-CPLD-based DS18B20 temperature display program can be collected by temperature or four 16-bit digital tube LED display real-time, while lower temperature ca
TIME.rar
- 该程序是用VHDL语言实现的时钟程序，用六个数码管分别显示时分秒，而且可以实现控制功能。,The program is the realization of VHDL language of the clock process, with six digital tube display minutes and seconds, respectively, and control functions can be achieved.
lanqiu24s8
- 篮球24s计时。计时器递减计数到零时，数码显示器显示‘0’并停止，同时发出报警信号-basketball 24 seconds
FPGA-digital-clock-design
- 运用顶层设计思路设计好各个底层文件（VHDL代码），对各个底层文件进行功能仿真；采用原理图或者文本方法来实现顶层文件的设计，对顶层文件进行功能真仿真。在顶层文件功能仿真正确之后，把顶层文件下载到实验箱的FPGA里边去，验证电路功能是否正确。具体时间用6位数码管来显示，具有整点报时功能. -Designed various underlying file using top level design (VHDL code), on functional simulation of variou
shumaguanxianshi
- 数码管显示的实验，让读者了解数码管的原理，用vhdl驱动它的方法，并学习vhdl的使用技巧-Digital display of the experiment, so that readers understand the principles of digital control, using the method vhdl drive it and learn to use techniques vhdl
res
- verilog下fpga4路抢答器，有数码管显示和蜂鸣-verilog next fpga4 Road Responder, a digital display and buzzer
wash
- 设计制作一个简易全自动洗衣机控制器。 1、洗衣机的功能有洗涤、漂洗和脱水，每个功能持续的时间分别为20秒、15秒和10秒。 2、用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；D、漂洗和脱水；E、洗涤、漂洗和脱水全过程。 3、在所选择的程序完成之后，控制器应处于停止状态。 4、用一个按键实现暂停洗衣和继续洗衣的控制， 暂停后继续洗衣应回到暂停之前保留的状态。 5、用发光二极管指示状态；用数码管以倒计时的方式显示当前状态的剩余时间 -Aut
calc
- 用FPGA设计的简易计算器,包括按键模块,数码管模块-Use the FPGA design simple calculator, including key module, digital tube module
VHDL8
- 一个VHDL拨码开关以及数码管显示的例程，让你更好的明白VHDL查表法的方便，从而减少逻辑单元的使用。-A VHDL DIP switches and digital LED display routine, so you better understand the convenience of VHDL look-up table, thereby reducing the use of logic cells.
TLC549
- verilog TLC549AD采样程序 ，速度200K，在LED和数码管上显-verilog TLC549AD sampling procedures, the speed of 200K, in the LED and digital tube significantly
example19
- 基于FPGA的数码锁 基于FPGA的数码锁 -FPGA-based FPGA-based digital lock digital lock digital lock-based FPGA
washmachine
- 用VHDL语言描述了一个洗衣机的全部功能。包括洗涤，漂洗，脱水三种功能。洗涤完成后有蜂鸣音，并有数码管显示倒计时。-With the VHDL language to describe all the features of a washing machine. Including washing, rinsing, dehydration three functions. Beep after the completion of washing, and a digital display c
VHDL
- 7段数码管译码器和8421码十进制计数器的程序-7 segment digital tube, and 8421 yards decimal decoder program counter
clock-a-stopwatch
- 基于DE2-70平台，可实现功能： 1、在LCD上显示时间 2、在数码管上显示跑表-DE2-70-based platform, enabling functions: 1、display time on the LCD 2、display stopwatch the digital tube
1
- 程序通过显示数码管显示当前所在的楼层。 用拨码开关代表内部按钮，拨到高是认为按下。其中sw3代表4楼按键，sw2代表3楼按键，sw1代表2楼按键，sw0代表1楼按键。 用按键代表外部按钮，按下认为是按下。其中bt3代表4楼按键，bt2代表3楼按键，bt1代表2楼按键，bt0代表1楼按键。 用一下步骤进行演示： （1）初始时，显示为1，即在一层的位置。 （2）首先演示单人按键的情况：按动一个按钮，例如4，可以看到数码管逐步跳到4，表示到4楼。 （3）拨拨码开关，例如1
LED_0000_9999
- 7段数码管动态显示0000-9999,vhdl语言-7-segment LED dynamic display of 0000-9999, the VHDL language