CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 文本

搜索资源列表

  1. fft

    0下载:
  2. 实现FFT的代码和指导文本,语言是VHDL-FFT code, and guidance to achieve the text, language is VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:391485
    • 提供者:shibin
  1. rs232_20M_19200

    0下载:
  2. 这是 一个 串口 vhdl 程序 主要完成了他的收发ASCII文本的功能-this is a vhdl serial port program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:226601
    • 提供者:qinjian
  1. EDA1

    0下载:
  2. 完成一位二进制全减器的设计,采用文本输入法分别实现,分层设计,底层采用半加器和逻辑门实现。-Completion of a binary full subtracter design, implementation, respectively, using the text input method, hierarchical design, are based on half adder and logic gates.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:390875
    • 提供者:周旋
  1. subber

    0下载:
  2. 完成一位二进制全减器的设计,采用原理图输入法和文本输入法分别实现,分层设计,底层由半加器(也用原理图输入法)和逻辑门组成-Completion of a binary full subtracter design, the use of schematic and text input method input method were realized, hierarchical design, the bottom of the half adder (also used schematic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:115350
    • 提供者:sxh
  1. led

    0下载:
  2. VHDL用语言所写的液晶屏驱动程序,文本为word-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:406289
    • 提供者:li
  1. shiyan3

    0下载:
  2. 利用文本编辑器和VHDL语言设计一个半加器和或门,将其定义成Symbol图元,在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中,接入输入电平信号和输出LED显示器。还有一个4-16译码器的VHDl程序-adder 4-16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:408594
    • 提供者:何斌
  1. EDA1

    0下载:
  2. 掌握Quartus II 的VHDL 文本设计的全过程; (2)熟练和掌握EDA设计流程;熟悉简单组合电路的设计,掌握系统仿真,学会分析硬件测试结果。 (3)学习PH-1V型实验装置上发光二极管和按键的使用方法。 -Quartus II VHDL text grasp of the whole process of design (2) skilled and master the EDA design flow familiar with the simple combinat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:42486
    • 提供者:维吉尔
  1. 22222222222

    0下载:
  2. 地址线为8位,数据线为八位的正弦信号发生器,采用文本原理图混合输入的方法。-8-bit address lines, data lines for the eight sinusoidal signal generator, using the text input method for mixed schematic.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:22132129
    • 提供者:高亮
  1. mizi

    0下载:
  2. 在文本编辑器下编写用米字数码管显示自定义的的驱动
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:176774
    • 提供者:kys
  1. decoder4_16

    0下载:
  2. 在文本编辑器下有vhdl语言编写416译码器-In a text editor written in 416 under the decoder vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:54161
    • 提供者:kys
  1. ctc83

    0下载:
  2. 在文本编辑器中使用VHDL语言设计一个8-3编码器-In a text editor designed using VHDL, a 8-3 encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:80224
    • 提供者:kys
  1. mclock

    0下载:
  2. 用VHDL编写的带闹钟报时功能的数字钟 ,现代数字系统设计作业。 采用文本图形混合输入,在maxplus2 10.0运行通过-Written by VHDL figures with alarm chime clock, modern digital system design work. Graphics mixed with text input, run by the maxplus2 10.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:333839
    • 提供者:yan
  1. TEST5

    1下载:
  2. 8位硬件加法器设计 熟悉Quartus II的VHDL文本设计流程全过程,学习简单时序电路的设计、仿真和测试。-eight bit Hardware adder design Familiar with Quartus II VHDL text design flow process, learn the simple sequential circuits design, simulation and testing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:27978
    • 提供者:无忌
  1. Writing_Testbench

    0下载:
  2. 是基于CPLD/FPGA的硬件开发环境测试文本编写的优秀书籍,其语法格式更加接近于C,适合入门者使用-verilog is based on CPLD/FPGA hardware descr iption language, its syntax is closer to C, suitable for beginners to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4266028
    • 提供者:沙洲雪雁
  1. Exp25_USB_Reader

    0下载:
  2. 基于FPGA与Nios II设计的USB电子文本阅读器-Nios II FPGA-based design with USB electronic text reader
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10372808
    • 提供者:晏翊
  1. jibenmendianlu

    0下载:
  2. 熟悉使用 ISE 软件进行简单的VHDL 文本方式设计,学习使用USB 电缆或并口下载线 下载逻辑电路到FPGA,并能调试电路使其正常工作。熟悉数字电路集成设计的过程。-Familiar with ISE software to design a simple VHDL text, learning to use a USB cable or parallel port download cable Download logic to the FPGA, and can debug t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:770083
    • 提供者:杨明
  1. bianmaqijimaqi

    0下载:
  2. 进一步熟悉 ISE 软件的使用,进行简单的VHDL 文本方式设计,学习使用USB 电缆下载逻辑 电路到FPGA,并能调试电路使其正常工作。熟悉数字电路集成设计的过程。-More familiar with the use of ISE software, a simple way to design the VHDL text, learning to use the USB cable to download logic Circuit to the FPGA, and can de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:100135
    • 提供者:杨明
  1. EDA

    0下载:
  2. 掌握在MAX+plusII环境下用文本编辑方式进行基本逻辑电路设计的方法。(2) 掌握在MAX+plusII环境下用对基本逻辑电路设计结果进行波形仿真验证的方法。(3) 掌握在MAX+plusII环境下用对仿真波形进行分析的方法 -(1)Master in the MAX+ plusII environment with text editing means basic logic circuit design method. (2) master in the MAX+ plusII e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:186710
    • 提供者:媛媛
  1. test2

    0下载:
  2. 共阴极七段显示译码电路,EDA用文本输入法设计1位异步清零同步时钟使能的十进制计数器-Seven of the cathode here shows decode circuitEDA use text input method design a asynchronous reset synchronous clock that can counter the decimal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:117020
    • 提供者:羊羊
  1. eda6

    0下载:
  2. 以Altera公司的MAX+plus II为工具软件,采用Verilog HDL文本输入设计法设计8位二进制加减计数器,生成元件符号-Altera s MAX+plus II tools software, using Verilog HDL text input method to design8 binary addition and subtraction counter, generating element symbol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:34826
    • 提供者:王宇
« 1 23 »
搜珍网 www.dssz.com