CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 时间响应

搜索资源列表

  1. qiangdaqi

    0下载:
  2. 使用vhdl语言设计的一个四人参加的智力竞赛抢答计时器。当有某一参赛者首先按下抢答开关时,响应显示灯亮并伴有声响,此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于100s(显示为0—99),时间显示采用倒计时方式。当达到限定时间时,的发出声响以示警告。 -Using VHDL language design four people to participate in the quiz answer in the timer. When a participa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:187.76kb
    • 提供者:陈小龙
  1. dianti

    0下载:
  2. 1.每层电梯入口处设有上下请求开关各1个,电梯内设有乘客到达层次的数字开关。电梯当前所在的楼层位置用一位数码管显示,用一只发光二极管显示开门/关门状态,用发光二极管显示每层的上下请求状态; 2.显示电梯当前所处位置和电梯上行下行及开门,关门状态; 3.电梯到达有停靠站请求的楼层后,电梯门就会自动打开门指示灯亮,开门3秒钟后; 4.电梯门自动关闭(开门指示灯灭)电梯继续运行; 5.对电梯开门时间可以提前关门(按关门按钮); 6.能记忆电梯内外的所有请求信号,并按照电梯运
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.01kb
    • 提供者:kxsh
  1. EDA-dianti-kongzhiqi

    0下载:
  2. 设计一个6层自动升降电梯的控制电路,该控制器可控制电梯完成6层楼的载客服务,且遵循方向优先原则,同时指示电梯运行情况和电梯内外请求信息,具体要求如下: (1)每层电梯入口处设有上、下请求开关,电梯内设有乘客到达楼层的请求开关。 (2)设有电梯所处楼层指示、电梯运行模式(上升或下降)指示。 (3)电梯的上升和下降的时间均为2s。 (4)电梯到达停站请求后,开门时间为4s,关门时间为3s,可以通过快速关门信号和关门中断信号控制关门。 (5)能记忆电梯内、外的所有请求信号,并按照电
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:255.58kb
    • 提供者:wyj
  1. jiaotongdeng

    0下载:
  2. 交通灯控制系统设计,同时具备急救车应急响应功能和时间倒计时显示功能-Traffic light control system design, along with the ambulance emergency response functions and time countdown display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:59.81kb
    • 提供者:秦炳桂
  1. Elevator-controller

    0下载:
  2. 1.该设计是一个6层自动升降电梯的控制电路; 2.每层电梯入口处设有上下请求开关,电梯内设有乘客到达楼层的请求开关; 3.设有电梯所处楼层指示和电梯运行模式指示; 4.电梯的上升和下降时间均为2秒; 5.电梯到达停站请求后,开门时间为4秒,关门时间为3秒; 6.能记忆电梯内外的所有请求信号,并按照电梯运行规则次序响应,响应动作完成后清除请求信号; 7.能检测是否超载,并设有报警信号; 8.方向优先规则:当电梯处于上升模式时,只响应比电梯所在位置高的上楼请求,有下而上逐
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:7.67kb
    • 提供者:xuling
  1. shiyan

    0下载:
  2. 能够测量出方波的频率,其范围50Hz~50KHz。 要求测量的频率绝对误差±5Hz。 将测量出的频率以十进制格式在实验板上的4个数码管上显示。 测量响应时间小于等于10秒。-Able to measure the square wave frequency, its range 50Hz to 50KHz. Require the measurement of the absolute frequency error 5Hz. Will measure the frequency i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:255.63kb
    • 提供者:周爱丹
搜珍网 www.dssz.com