CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 智能 交通灯控制

搜索资源列表

  1. VHDL

    0下载:
  2. 基于VHDL状态机设计的智能交通控制灯VHDL程序-VHDL-based state machine design of intelligent traffic control lights VHDL procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:278.94kb
    • 提供者:徐翔
  1. VHDLtlight

    0下载:
  2. 智能控制交通灯。分主路辅路,当辅路无车时主路保持绿灯,当辅路有车通过时辅路亮绿灯,并且在最短五秒钟之后或者20秒之内返回原来的状态。-Intelligent control of traffic lights. At the main road and side roads, as roads without the green light when the main road to maintain, when the roads when the roads a car through a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.76kb
    • 提供者:小白
  1. jtd2

    0下载:
  2. 基于VHDL状态机设计的智能交通控制灯 总体设计结构框图如图2所示,共有11个功能模块,包括控制东西方向交通灯的状态机和控制南北方向交通灯的状态机、计数器模块、键盘扫描模块、数字合成模块、三个分位模块、数码管显示模块、动态显示扫描模块。-VHDL-based state machine design of intelligent traffic control lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:446.84kb
    • 提供者:周远航
  1. Traffic_Light

    0下载:
  2. 根据城市的十字路口各部门和在不同时间的交通流量,智能交通灯控制方案,并给出基于VHDL语言,采用层次结构设计的QuartusⅡ模拟思想。-According to the different branches of city’s intersections and the traffic flow at different times, the program of intelligent traffic light controller based on VHDL is given and s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.78kb
    • 提供者:jimmy
  1. model3

    0下载:
  2. promodel交通灯仿真模型 实现交通灯智能控制 紧急情况-promodel trafficlight
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:59.3kb
    • 提供者:唐建成
  1. new-traffic-led-code

    0下载:
  2. 此代码为经过编译的智能交通灯程序,可以实现定周期控制,倒计时显示的功能!-This code is compiled intelligent traffic light program, you can achieve a given cycle control, countdown display function!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.95kb
    • 提供者:曹开
  1. ve_lab

    0下载:
  2. verilog语言实现智能交通灯控制系统,除现有交通灯系统基本功能以外,还包括未来交通可能出现的一些需要智能控制的情况进行自定义规则(比如检测车流量来控制交通灯持续时间,高峰期主干道绿灯时间将加倍等规则)(The project was completed by myself about two months ago. I think it will be useful for traffic control system.But there are many points needed to
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-03
    • 文件大小:2.55mb
    • 提供者:沈浩
搜珍网 www.dssz.com