CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 标准库

搜索资源列表

  1. arbit

    0下载:
  2. verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.75kb
    • 提供者:宋昆仑
  1. backward

    0下载:
  2. verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.31kb
    • 提供者:宋昆仑
  1. bidir

    0下载:
  2. verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.77kb
    • 提供者:宋昆仑
  1. bin2gry

    0下载:
  2. verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4kb
    • 提供者:宋昆仑
  1. arith_lib_standard

    0下载:
  2. 这是很全的标准库啊,不是1164.vhd,都是一些加,乘,除,平方等操作的包来的.-This is the standard for the whole ah, not 1164.vhd are some increases, multiplication, addition, operational square packages to come.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:80.35kb
    • 提供者:喻袁洲
  1. memtest

    0下载:
  2. 在数字系统中,一般存在多个芯片,利用不同的特点用于实现不同的功能,一般都包含CPU,FPGA,AD,DA,memory,ASSP(专用标准模块),ASIC等。CPU用于进行智能控制,FPGA进行硬件算法处理和多设备接口,AD进行模数转换,DA进行数模转换,memory存储临时数据。因此,FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入,数据输出,双向通讯,指令传递,地址管理,不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:218.17kb
    • 提供者:平凡
  1. ASIC

    0下载:
  2. 本文介绍了基于标准单元库的深亚微米数字集成电路的自动化设计流程。此流程从 设计的系统行为级描述或 RTL 级描述开始,依次通过系统行为级的功能验证,设计综合,综合后仿真,自动化布局布线,到最后的版图后仿真。在-This article describes the standard cell library based on deep sub-micron digital IC design flow automation. This process from the design of sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.63mb
    • 提供者:xiao
  1. hellosmall

    0下载:
  2. 小型的hello程序,不用标准c语言库,用的是底层串口驱动nios-Hello small program, not the standard c language library, using a low-level serial driver nios
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:27.74kb
    • 提供者:lanmse
  1. FPGA-Kai-Fa-Ban.REV2.0

    0下载:
  2. 本产品教程与注亍NIOS Ⅱ嵌入式开収,主要由C诧言开収,因此,打好C诧言的基础很重要,在此推荐一本《C程序设计诧言》(第2版),英文名为《The C Programming Language》(Second Edition),该书是由C诧言的设计者Brian W.Kernighan和Dennis M.Ritchie编写的一部介绍标准C诧言及其程序设计方法的权威性经典著作。全面、系统地讱述了C诧言的各个特性及程序设计的基本方法,包括基本概念,类型和表达式、控制流、函数不程序结构、指针不数组、结构
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.86mb
    • 提供者:liyucai
  1. digital_tsmc018

    3下载:
  2. 180nm数字教学库,内含各种标准数字单元-180nm digital lib for education, including standard cells
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.07mb
    • 提供者:Alex Xiang
  1. std_ovl_v2p7_Feb2013

    1下载:
  2. 目前最新的OVL库,里面是标准的ASSERTION模块,支持VHDL刚Verilog,最近在做AXI协议验证的时候用到,分享下-The latest OVL(open verification library),including all standard module of assertions(VHDL and Verilog). It can be used into AXI Protocl Verification. Just share with you guys.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:4.79mb
    • 提供者:张无忌
搜珍网 www.dssz.com