CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 测量

搜索资源列表

  1. 04-NEC_2003_C

    0下载:
  2. 数字相位测量仪(2003年C题),verilog源程序-digital phase meter Problem C (2003), Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2051440
    • 提供者:艾米丽
  1. pinlvji

    0下载:
  2. 能实现等精度的频率计,测量频率大于1Hz以上的信号,可以测周期,频率,脉宽,占空比。-Equal precision frequency meter measuring frequency is greater than 1Hz or more signal can be measured cycles, frequency, pulse width, duty cycle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9220959
    • 提供者:易念
  1. pinlvji

    0下载:
  2. 1.基本要求 (1)频率测量 测量范围:1HZ~1MHZ,信号为方波等 (2)周期测量 测量范围:1HZ~1MHZ,信号为方波等 (3)具有显示功能。 -A. Basic requirements (1) the frequency of measurement Measuring range: 1HZ ~ 1MHZ, the signal is a square wave, etc. (2) The cycle of measurement Measuring ra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:988
    • 提供者:赵恒
  1. ssji

    0下载:
  2. 1.基本要求 (1)频率测量 测量范围:1HZ~1MHZ,信号为方波等 (2)周期测量 测量范围:1HZ~1MHZ,信号为方波等 (3)具有显示功能。 -A. Basic requirements (1) the frequency of measurement Measuring range: 1HZ ~ 1MHZ, the signal is a square wave, etc. (2) The cycle of measurement Measuring ra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:982
    • 提供者:赵恒
  1. ssaszhaohengji

    0下载:
  2. 1.基本要求 (1)频率测量 测量范围:1HZ~1MHZ,信号为方波等 (2)周期测量 测量范围:1HZ~1MHZ,信号为方波等 (3)具有显示功能。 -A. Basic requirements (1) the frequency of measurement Measuring range: 1HZ ~ 1MHZ, the signal is a square wave, etc. (2) The cycle of measurement Measuring ra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1002
    • 提供者:赵恒
  1. atop

    0下载:
  2. 该程序可以测量外部频率的频率计电路,包含顶层模块,和底层模块。-The program can measure the frequency of the external frequency meter circuit, including the top-level module and bottom module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1705356
    • 提供者:赵熊
  1. EDA

    0下载:
  2. 其测量范围为1MHz。量程分10kHz,100kHz和 1MHz三档(最大读数分别为9.99kHz,99.9kHz,999kHz)。 被测信号由信号发生器提供。 -The measuring range of 1MHz. Range sub-10kHz, 100kHz and 1MHz third gear (maximum reading for the 9.99kHz, 99.9kHz, 999kHz). The measured signal from the signal generat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:882540
    • 提供者:安德森
  1. EDAshuzipinlvji

    0下载:
  2. 1)能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率; 2)能直接用十进制数字显示测得的频率; 3)频率测量范围:1HZ~10KHZ切量程能自动切换; 4)输入信号幅度范围为0.5~5V,要求一起自动适应; 5)测量时间:T〈=1.5S;6)用CPLD/FPGA可编程逻辑器件实现 -1) capable of measuring the frequency of the sine wave, triangle wave, sawtooth wave, rectangular wave p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:882527
    • 提供者:安德森
  1. AD_change

    0下载:
  2. 利用ADC0809实现模拟与数字的转换,并在数码管上显示实际的数据,测试过与实际电压表测量的模拟数据精确-Use ADC0809 analog and digital conversion, digital tube display the actual data, tested the precision measurement of analog data with the actual voltmeter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:498498
    • 提供者:崔可
  1. pinlvji

    1下载:
  2. 使用verilog语言设计一个3位十进制数字式频率计,其测量范围为1MHz,量程为10kMz,100kMz和1MMz三档(最大读数分别为:9.99kMz,99.9kMz和999kMz)-Use verilog language, design a three decimal digital frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2707478
    • 提供者:dengchunlei
  1. digital_freq

    0下载:
  2. 数字频率计,具有自动校验和测量两种功能,即能用标准时钟校验、测量精度。-Digital frequency meter, automatic calibration and measurement of two functions, that is, use the standard clock calibration, measurement accuracy.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:242789
    • 提供者:张龙
  1. Digital-frequency-meter

    0下载:
  2. 具有测量和自动校验功能的十进制数字频率计。-Measurement and automatic calibration function decimal digital frequency meter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:229303
    • 提供者:张三
  1. hill

    0下载:
  2. 本文介绍基于NiosII系统的家庭健康专家的设计。该设备定位于医疗保健领域内的家用电子产品,为家庭各个成员提供健康测量、健康教育、科学锻炼与数据综合等功能。设备采用了uC/OSII实时操作系统,可灵活的自定义外设,实现了大容量的数据存储,友好的用户界面和可靠的系统控制。-This article describes the design based on NiosII system of family health experts. The positioning of the device i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1962892
    • 提供者:
  1. shiyan

    0下载:
  2. 能够测量出方波的频率,其范围50Hz~50KHz。 要求测量的频率绝对误差±5Hz。 将测量出的频率以十进制格式在实验板上的4个数码管上显示。 测量响应时间小于等于10秒。-Able to measure the square wave frequency, its range 50Hz to 50KHz. Require the measurement of the absolute frequency error 5Hz. Will measure the frequency i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:261761
    • 提供者:周爱丹
  1. PMSM-coder-angle

    0下载:
  2. 永磁同步电机编码器角度测量程序,verilog编程-The PMSM encoder angle program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5589876
    • 提供者:L.Chen
  1. equalfreq

    0下载:
  2. 采用verilog语言实现的等精度频率测量,在FPGA仿真通过-design of Equal precision frequency measurement with verilog HDL in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:849837
    • 提供者:changliang
  1. exp12

    1下载:
  2. 本实验要完成的任务就是设计一个频率计,系统时钟选择核心板上的50MHz的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量系统数字时钟信号模块的数字信号,否则测量从外部输入的数字信号。-To complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1022237
    • 提供者:真三战魂
  1. VHDL

    0下载:
  2. 电路主要由七个模块组成:时钟产生模块用于产生1KHz的扫描时钟和1Hz的时钟;二分频模块用于对1Hz的时钟信号二分频;测量/校验选择模块用于功能选择;计数模块用于对输入的cp信号计数;送存选择、报警电路根据选择的量程送存信号并显示单位,在超出所选量程时报警;锁存器锁存要显示的结果;扫描显示模块在1KHz的扫描时钟下,依次扫描三个数码管,并显示结果。-The circuit consists of seven main modules: clock generation module is use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:2407
    • 提供者:张骞
  1. Digital-frequency-meter

    0下载:
  2. 设计了一种基于EDA的数字频率计,它主要采用的是测频法测量通常情况下,计算每秒内待测信号的脉冲个数,即闸门时间为1 s。所得的计数个数即为频率,然后输出给数码管显示。-It introduces a design based on digital frequency meter EDA, it mainly adopts frequency measurement method for measuring the is usually calculated per second, for the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:1293606
    • 提供者:刘一航
  1. tsxt4

    0下载:
  2. 频率计,使用Fpga的语言设计实现对频率的测量,可以通过自己修改,平台式ED2 开发板》-Frequency meter, the use of Fpga language design and implementation of frequency measurement, can modify their own, platform type ED2 development board "
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:658421
    • 提供者:lufei
« 1 2 ... 6 7 8 9 10 1112 13 14 15 16 »
搜珍网 www.dssz.com