搜索资源列表
i2c
- SAA7114 和 FPGA/CPLD之间通讯的程序，本人觉得比较好，而且里面还添加了，ROM，用来存取IIC的常数和读来的数据。
ASK2T
- VHDL对基带信号进行调制，可添加包头数据。-VHDL on the base-band signal modulation, you can add header data.
awg
- 基于FPGA的任意波形发生器源代码，并且添加了上位机发送指令和数据（低八位用来发频率控制字，高八位用来发指令）。-FPGA-based arbitrary waveform generator source code, and add the host computer to send commands and data (low eight frequency control word is used to send high eight used to send commands).
miniprinter
- 微型打印机模块实验.rar；基于FPGA-2C35核心；博创实验箱平台。 在quartusII里面添加uart核，nios II的Console构成人机交互界面，串口与微型打印机通信，打印出数据。 -Micro printer module experiment rar core on the FPGA-2C35 Borch experimental box platform. QuartusII inside to add the uart nuclear, nios II Con
定时采 集温度值
- 利用labview编程： 8、将7题中的X轴改为时间轴显示，要求时间轴能真实的反映采样时间。想想为什么与上题的显示结果截然不同？ 9、创建头文件，向文件添加采样数据。 内容：创建一个VI，产生头文件，再使用 For 循环定时采 集温度值，并将每次采样时间及温度值以ASCII格式添加到文 件中。 注意：温度值可用随机数+80来生成。-Labview programming: 8, 7 X-axis title to the timeline timeline t
MATLABLPM_ROM
- 用MATLAB实现LPM_ROM中数据初始化在QuartusⅡ调入ROM初始化数据文件并选择在系统中的读写功能时，默认选择hex文件，在此你是见不到刚刚移动到工程中的mif文件的，需要在右下角的文件格式中选择MIF文件，这样就可以添加进去了-Using MATLAB LPM_ROM initialization data transferred in Quartus Ⅱ ROM initialization data file and select the read and write func
blank
- 监控摄像头传入数据，通过芯片TVP5150转换成数字信号，其中sav_check.vhd检测帧头，converter.vhd将信号转换成Y，Cb，Cr格式，最后write_blank.vhd重新组建完整数字信号，最后通过ADV7171转成模拟信号输出到监视器上。这中间，可以对Y做各种图像处理，如滤波处理，均衡处理，只需要在converter之后添加处理文件即可。-Surveillance camera incoming data through the chip TVP5150 converte
nios_ruanhe_spi_3
- 这是我自己写的一个摄像头数据存储SD卡程序，quartus的verilog编写，摄像头采用自己添加的外设接口，数据采用dma采集，SD用的是软件自带的SPI内核以及znFAT的文件系统。帧率我没有测，有兴趣的可以测测，初学者可以参考学习，写的代码有点乱，如果有不懂的可以和联系。-This is what I wrote it myself a camera, SD card data storage program, quartus the verilog write, add their ow
SGDMA_dispatcher
- SGDMA包含以下特性： l 根据描述符进行中断使能 l 包传输长度限制 l 视频帧缓冲驻留 l 不对齐存储器访问 l 静态和可编程突发处理 l 数据位宽高达1024-bit l 独立的收发描述符缓冲 l 支持64-bit地址 (必须使用 Qsys 12.1或之后的版本) l 4GB缓冲传输 l 可编程跨越（以字为单位） l 可编程添加描述符 l 用户可定制功能（提高逻辑和存储器利用率）-SGDMA includes the following f
Privite_rom_32_20160519
- xilinxＦＰＧＡROM32*1原语的使用，vivado工程，含有仿真测试文件Testbench,添加地址寄存器，能够按址寻找你所存储的数据，仿真一目了然，对初学者甚好,verilog语言实现该功能。-xilinxFPGAROM32* 1 primitive use, vivado engineering, simulation test file containing Testbench, add an address register, Anzhi can find the data yo
ethernet_loopback
- 通过FPGA驱动千兆以太网口，完成SPARTAN6上的UDP数据包闭环测试，即通过网口发送数据包到FPGA，FPGA内部将接收到的数据返回到PC机，建议测试之前添加ARP静态绑定，FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到，发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the ne