CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 滑动

搜索资源列表

  1. fsm8051

    0下载:
  2. :首先介绍了DS--UWB系统的的发射与接收模型,然后分析了利用滑动相关法对信道进行估讣,并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.69kb
    • 提供者:季昀
  1. oc8051_defines

    1下载:
  2. :首先介绍了DS--UWB系统的的发射与接收模型,然后分析了利用滑动相关法对信道进行估讣,并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.54kb
    • 提供者:季昀
  1. pc

    0下载:
  2. :首先介绍了DS--UWB系统的的发射与接收模型,然后分析了利用滑动相关法对信道进行估讣,并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:951byte
    • 提供者:季昀
  1. Fingerprint_Identify

    3下载:
  2. 本项目名称是:基于FPGA的指纹识别模块设计。 主要内容为:本模块采用xilinx公司的Spartan 3E系列XC3S500E 型FPGA作为核心控制芯片,通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取,然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理,得到清晰的指纹图象,再从清晰的指纹图象中提取指纹特征点,存入外部FLASH作为建档模板。指纹比对时,采用同样的方法获得清晰的指纹图像,建立比对模板,然后将比对模板与建档模板利用点模式匹配
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:186.53kb
    • 提供者:xiaoxu
  1. GPS

    0下载:
  2. 基于fpga的gps实现。代码完全可用 基于fpga的gps实现。代码完全可用-Fpga implementation based on the gps. Code fully available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-16
    • 文件大小:12.87mb
    • 提供者:sky
  1. LED

    0下载:
  2. LED流水灯,结合滑动开关,有4种不同的闪灯模式。-LED water lamp, with slide switch, there are 4 different flash modes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:401.53kb
    • 提供者:姚武
  1. basic_dff

    0下载:
  2. spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替-spartan-3e VHDL fpga input with sliding button instead of the output with led instead
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:235.76kb
    • 提供者:朱飞亚
  1. led_8_8_moving

    0下载:
  2. VHDL 8*8双色点阵,滑动显示“西安电子科技大学”-VHDL 8* 8-color dot matrix, slide shows XiDian University "
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:873.76kb
    • 提供者:小寒
  1. VHDLproject-by-Qian-Yu

    0下载:
  2. 创建一个实时的视频处理器采用了FPGA技术的系统设计与VHDL。在这个项目中,我们实现滑动窗口滤波器,Sobel算子,一系列传感器和数字显示器VGA模块。-create a real-time video processor using FPGA technology in the course System Design with VHDL. In the project we implement modules for sliding window, sobel lter, a ran
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:2.19mb
    • 提供者:Li Chen
  1. LED

    0下载:
  2. 控制LED灯显示 滑动开关0往上时红色LED0会亮 滑动开关1往上时红色LED1会亮 滑动开关0与1在相同状态红色LED2会亮 滑动开关0与1皆往上红色LED3会亮 -Control LED lights display the slide switch to 0 will light up red LED0 1 slide switch will light up red LED1 slide switch between 0 and 1 in the same state wil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:59.51kb
    • 提供者:wangjiansong
  1. FPGA-2048

    2下载:
  2. 一开始方格内会随机出现2这个小数字,每次可以选择上下左右其中一个方向去滑动,每滑动一次,所有的数字方块都会往滑动的方向靠拢外,系统也会在空白的地方乱数出现一个数字2或4方块,出现2的概率是出现4的概率的3倍,相同数字的方块在靠拢、相撞时会相加。系统给予的数字方块不是2就是4,玩家要想办法在这小小的16格范围中凑出“2048”这个数字方块。断的叠加最终拼凑出2048这个数字就算成功通关。当所有16格数字已满,无法叠加,且没有出现2048这个数字则算游戏失败。-Will randomly appea
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-08
    • 文件大小:6.02kb
    • 提供者:吴国耀
搜珍网 www.dssz.com