CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 点阵 时钟

搜索资源列表

  1. vhdl_LED

    0下载:
  2. 点阵显示实验示例使用说明 使用模块有:时钟源模块、点阵显示模块,脉冲沿模块。 使用步骤: 1. 打开电源+5V。 2. 信号连接,按下表将1K30信号与实际模块连接好。 3. 1K30板连接好并口线,并将程序加载 4. 脉冲沿模块的按键MS1为复位清零键,灯灭时有效,点阵块上会显示汉字。 -lattice experimental use of the use of sample modules : clock source modules, dot-matri
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:334063
    • 提供者:刘浪
  1. lcd

    0下载:
  2. 128*64点阵液晶显示控制器时钟模块,quartus II 运行-128* 64 dot matrix LCD controller clock module, quartus II run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:672
    • 提供者:leisixinyang
  1. LEDdianzhenxianshi

    0下载:
  2. 吉大短学期CPLD实习程序 能够完成汉字的循环显示,显示的速度能够通过时钟信号加以控制。 在16×16 LED 点阵上显示汉字-Chittagong short term internship program CPLD to complete the cycle of Chinese characters display, the display speed can be controlled by the clock signal. In the 16 × 16 LED dot mat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:148305
    • 提供者:吴琦轩
  1. 74HC595-lattice-clock

    0下载:
  2. 74HC595点阵时钟:使用74HC595芯片控制的16*16点阵时钟,流动显示时分秒,单片机:STC12C5A60S2-74HC595 lattice clock: using 74HC595 chip control 16* 16 dot matrix clock, mobile display minutes and seconds, the microcontroller: STC12C5A60S2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:31039
    • 提供者:陈科铭
  1. L16-32_1820-1e

    0下载:
  2. 16_32的led多功能点阵具有温度度采集_18b20实时时钟_ds1302 -16_32 led multi-function lattice has a temperature of collection _18b20 real-time clock _ds1302
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:39791
    • 提供者:
  1. di4

    0下载:
  2. 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法,用四位二进制做行选信号(总共16列),如选中第一行,则扫描第一行之中哪些行是高电平(1),哪些行是低电平(0) 为高电平的则点亮,为低电平的不亮。 4、 注意扫描频率的设置,扫描频率足够快,才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号,输出为4位二进制(用sel表示)行选信号,用来选中行,进行扫描。 显
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:691
    • 提供者:吴凤妹
  1. wu2

    0下载:
  2. 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法,用四位二进制做行选信号(总共16列),如选中第一行,则扫描第一行之中哪些行是高电平(1),哪些行是低电平(0) 为高电平的则点亮,为低电平的不亮。 4、 注意扫描频率的设置,扫描频率足够快,才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号,输出为4位二进制(用sel表示)行选信号,用来选中行,进行扫描。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:899
    • 提供者:吴凤妹
  1. dianzhen1616

    0下载:
  2. 16*16点阵动态滚动显示VHDL四个字母 共有5个模块,4个子模块,top是顶层模块 1.control,产生地址信号,用来读取数据 2.data_store,64组数据,4*16,根据输入地址来输出对应的数据 3.freq,分频模块,由50M主时钟进行分频,得到系统所需的各个频率 4.display,控制点阵模块,将得到的数据进行输出-display VHDL on 16*16 dot matrix
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6319902
    • 提供者:maxiaobo
搜珍网 www.dssz.com