CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 画点

搜索资源列表

  1. My_LCDdriver

    0下载:
  2. LCD12864驱动,含有基本驱动和基本绘图函数,例如:画线,画点,打印字母,打印汉字等。(KS0108控制器)-LCD12864 drive, containing the basic drive and the basic drawing functions, such as: draw lines, draw points, print letters, print characters and so on. (KS0108 controller)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:114.05kb
    • 提供者:张冰
  1. dd

    0下载:
  2. 本系统由FPGA构建,使用Nexys2(120万门)开发板。在VGA接口显示器上绘制图形,分辨率1024x768,绘图部分基于硬件,有画点、画线、画矩形、字符功能。使用32位处理器产生使用应绘制的内容,使用PSRAM作为显示存储器。可以以很高的刷新率绘制各种图形,具有很高的应用价值。-The system built by the FPGA of Nexys2 (120 million gates) development board. VGA connector on the monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:56.99kb
    • 提供者:wen
  1. plot_f1

    0下载:
  2. 此程序的功能是对Quartus II软件仿真完成之后,导出的.tbl文件进行matlab画图,画出其时域图和频域图。其中待处理的.tbl文件,我将其进行人工处理,手动删除了无用信息,只剩余时间点、输入信号和输出信号。-The function of this program after the completion of the Quartus II software simulation, export tbl file matlab drawing, draw a diagram of th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:769byte
    • 提供者:liu hao
  1. buzzer_sos_2

    0下载:
  2. 用verilog产生“SOS信号”,就是有次序的控制输出莫斯密码的“点”,“画”和“间隔”。一个比较好玩的源码。-Produce " SOS signal" with verilog, is to have control of the output sequence Moss password " point" , " painting" and " interval." A more fun source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:xutao
  1. sos_module

    0下载:
  2. 用FPGA实现sos摩尔密码,即输出电平信号短长短。就是有次序的控制输出莫斯密码的“点”,“画”和“间隔”。而 control_module.v 是一个简单的定时触发器,每一段时间都会使能sos_module.v。-Realized by FPGA sos mole password, the output signal level of short duration. There is a sequence of output control points Moss password,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:7.97mb
    • 提供者:洪伟达
搜珍网 www.dssz.com