搜索资源列表
DES-source-code-by-HDL
- HDL实现的DES算法，及相关的Test bench激励文件-HDL achieve the DES algorithm, and the related documents incentive Test bench
DCT_1D
- 一维DCT变换的verilog源码，可用于JPEG算法优化的参考。程序中用到的算法称为“扭卷积”，可参考相关IEEE paper
verilogFFT
- FFT算法相关FPGA代码，很重要的，对FFT开发人员很重要-FPGA code related to the FFT algorithm, it is important
serial_xiangguan
- 用verilog编写的一个相关检测的工程，注释比较详细，里面的算法理解起来可能会有一定的难度-Verilog prepared with detection of a related project, more detailed comments, which the algorithm may be understood to a certain degree of difficulty
yimianzhihuan
- 页面置换算法中的三种算法相关程序代码 FIFO LUR OPT-yemianzhihuansuanfa
Digital
- 与数字预失真相关的论文，包括数字预失真理论与算法实现，宽带功率放大器非线性_行为模型与数字预失真系统研究，射频数字预失真器设计与实现，多阶调制自适应数字预失真算法的研究与改进，基于FPGA的射频功放数字预失真器设计，数字预失真短波功率放大器线性化研究，宽带通信系统中功率放大器的数字预失真技术研究，数字预失真参数提取技术及硬件实现，数字预失真技术在RoF系统中应用研究，WCDMA直放站系统中数字预失真技术的设计与实现，基于IMT_Advanced收发系统的数字预失真硬件平台设计-And digit
GPS-IF-SignalAcquisition
- 基于FPGA 的GPS中频信号处理和相关捕获算法研究-FPGA-based GPS IF signal processing and acquisition algorithm
FPGA--AES-algorithm
- 本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
MID_FILTER
- 中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。-Median filtering algorithm verilog realization available FPGA-based embedded image processing system.
Cordic-arithmetic-pipeline
- FPGA实现基于Cordic算法的流水线结构设计，相关verilog语言代码-FPGA to realize the Cordic code
zhonghuanAGVpro
- 采用ALTERA FPGA，nios ii内核的AGV控制程序，里面包含了PID算法及相关AGV控制逻辑-Using ALTERA FPGA, nios ii kernel AGV control program, which includes a PID algorithm and control logic associated AGV
fpga
- 利用verilog语言实现fpga双口RAM通信代码，PID算法控制电机速度代码，相关仿真测试程序