CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 系统硬件信息

搜索资源列表

  1. baseonFPGA

    0下载:
  2. 实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:531714
    • 提供者:daifuxin
  1. infrared-transfer-of-VHDL

    0下载:
  2. 使用硬件描述语言 VHDL 编程: 红外线传输系统包括发送方和接收两端,都可以单独进行初始化清零处理。在可以设置准备发送的 8bits 8bits8bits 的数据信息,连同一个偶校验位起发送。接受端收到 的数据信息,连同一个偶校验位起发送。接受端收到 8bits的数据信息和一位偶校验后,显示接 收到并根判定的数据信息和一位偶校验后,显示接 收到并根判定的数据信息和一位偶校验后,判定收到的信息是否出错。-Infrared transmission system including the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1906
    • 提供者:东方不败
  1. Project2

    0下载:
  2. 1、 硬件部分包括AT89C52、LCD1602和4个独立按键 2、 使用定时器0产生10ms的定时中断,作为时钟基准和软件定时器的基准。 3、 系统使用两个软件定时器Tkeyscan和Tdisplay。 Tkeyscan用来独立按键模块的定时扫描,每次扫描结合按键状态机的当前状态判断按键的有效性(消抖)及其时长(长按还是短按)。 Tdisplay用来定时激活LCD1602的显示(200ms一次,可自行修改)。 4、 整个系统在四种状态间流转:DISPL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:73444
    • 提供者:杨若
  1. Dec_mul

    1下载:
  2. 时间同步后即可确定每帧数据的起始位置,这样就能完整的截取下每一帧。但是,数据中还带有频偏信息。在常规的通信系统中,多普勒很小仅仅会带来很小的频偏,但是在大多普勒的情况下,频偏将非常大,20马赫的速度将会带来将近34K的频偏。因此,如何很好的纠正频偏即为本系统的难点。 OFDM中,我们将大于子载波间隔倍数的频偏称为整数倍频偏,而将小于一个子载波间隔的频偏称为小数倍频偏。频偏矫正精度只要能保证小于十分之一倍的子载波间隔,频偏就不会对均衡和解调造成影响。本文中我们借鉴这种思想,由于硬件资源限制,我
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-26
    • 文件大小:14402560
    • 提供者:Nico_S
搜珍网 www.dssz.com