CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 翻译系统

搜索资源列表

  1. 5

    0下载:
  2. 74HC164是高速硅门 CMOS 器件,8 位边沿触发式移位寄存器,串行输入数据,然后并行输出。数据通过两个输入端(DSA 或 DSB)之一串行输入,任一输入端可以用作高电平使能端,控制另一输入端的数据输入。利用HC164串入并出功能,控制数码管的显示 -74HC164 is a high speed silicon gate CMOS devices,8edge triggered a shift register, serial input parallel output data, an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:721.35kb
    • 提供者:朱鹏
  1. UART

    0下载:
  2. 在DE2开发板上实现串口收发设计,系统时钟频率为50MHz,reset信号低电平有效,输入数据最高位为1时按位取反再输出-Achieve serial transceiver design DE2 board, the system clock frequency of 50MHz, reset active low signal, the input data is the most significant bit is 1. Bitwise re-export Google 翻译(企业版
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.89kb
    • 提供者:zhangmin
  1. ccsuemupc条件跳转(1)

    1下载:
  2. 设计一个模型机,具体设计要求如下: (1)设计指令系统,要求有取数指令、加法指令、跳转指令、停机指令等 (2)设计指令格式、微指令格式 、微程序 、时序电路 、数据通路,完成cpu的设计。 (3)利用模块化设计,分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等,最后进行系统的顶层设计,完成复杂模型机的设计与实现测试 (4)根据任务,完成主程序的设计,同时把主程序翻译成目标代码,写入主存,仿真下载测试。(Design a model machine, th
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-06-11
    • 文件大小:1.13mb
    • 提供者:12332122
搜珍网 www.dssz.com