CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 花样灯

搜索资源列表

  1. szzsj

    0下载:
  2. 本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能,以二十四小时循环计时。 2、具有清零,调节小时,分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -This paper describes the design of digital clock with the following characteristics : 1, with time, minutes and seconds count display function, to the 24-h
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12633
    • 提供者:cheng
  1. horse_light4

    0下载:
  2. 六种花样的流水灯,从左至右,从右至左,中间向两边,两边向中间,跳格闪烁等。verilog语言编写; 并且扩展容易; 有两个状态机构成实现。quartus 9.0和7.1仿真通过。无错误,无警告。-Six kinds of patterns of flowing water lights, from left to right, from right to left, in the middle to both sides, both sides toward the middle, ju
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:70009
    • 提供者:tangjieling
  1. 8caideng

    0下载:
  2. 试设计一种彩灯控制器控制8盏灯。该彩灯控制器有4种自动切换的花样。第一种花样为彩灯从右到左,然后从左到右逐次点亮,全灭全亮;第二种花样为彩灯两边同时亮一个逐次向中间移动再散开;第三种花样为彩灯两边同时亮两个逐次向中间移动再散开;第四种花样为彩灯两边同时亮三个,然后四亮四灭,四灭四亮,最后一灭一亮。四个花样自动变换,重复以上过程。输入时钟频率为500Hz,灯亮的时间在1—4秒之间,可以自由控制。电路中以“1”代表灯亮,以“0”代表灯灭。-Lantern try to design a contro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1400
    • 提供者:liruigang
  1. EDA

    0下载:
  2. 设计数字钟电路满足以下要求 ○1、具有时,分,秒,计数显示功能,以24小时循环计时。 ○2、具有清零,调节小时、分钟功能。 ○3、具有整点报时功能,整点报时的同时LED灯花样显示。 -Digital clock circuit designed to meet the following requirements ○ 1, with the hours, minutes, seconds, counting display, 24-hour cycle time. ○ 2, wi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:713213
    • 提供者:孙飞飞
  1. setled

    0下载:
  2. fpga vhdl花样流水灯测试程序简单流水灯-Fpga VHDL pattern of flowing water light test procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-01
    • 文件大小:312549
    • 提供者:王刚
  1. light_water

    0下载:
  2. 用VHDL语言编写的花样流水灯,有4种花样-With the pattern light water VHDL language, there are four kinds of tricks
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:329012
    • 提供者:陈星星
  1. LED

    0下载:
  2. 在FPGA平台上实现流水灯设计,采用原理图输入的方式,显示不同花样的流水灯,并且可以自动切换。-Light water design on an FPGA platform, using schematic entry, display different patterns of light water, and can automatically switch.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:571189
    • 提供者:jwshi
  1. hyalite3

    0下载:
  2. 数字钟1、具有时、分、秒计数显示功能,以二十四小时循环计时。 2、具有清零,调节小时,分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -Digital clock 1, with hours, minutes, seconds count display features cyclic timing twenty-four hours. 2, has cleared, adjust the hours, minutes function. 3, with the patt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:14803
    • 提供者:童巧英
  1. led_cycle

    0下载:
  2. 本程序实现了花样流水灯设计,并成功的在FPGA开发板上进行验证。-Figure running water light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:203316
    • 提供者:柳炳琦
  1. led2

    0下载:
  2. 流水灯,实现了简单的花样变化,便于初级学习使用-Light water to achieve a simple change in the pattern, easy to learn to use primary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:282143
    • 提供者:pan Quinn
  1. caideng8

    0下载:
  2. 计能让一排灯(8只)自动改变显示花样的控制系统。可将实验板上的一排发光二极管作为彩灯用。控制器应有两种控制方式: ◆规则变化。变化节拍有0.5秒和0.25秒两种,交替出现,每种节拍可有8种花样,各执行一或二个周期后轮换。 彩灯变化方向有单向移动,双向移动,跳跃移动等。 ◆ 随机变化。变化花样相同,但节拍及花样的转换都随机出现。 -Total make a row of lights (8) to automatically change the display pattern
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1841
    • 提供者:黎铖
  1. led_water

    0下载:
  2. FPGA 简单的LED流水灯 各种花样 适合新手学习 研究-FPGA simple LED flow light all kinds of tricks for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4076315
    • 提供者:中华
  1. 1

    0下载:
  2. 基于FPGA的花样流水灯,实现多种8个LED多种方式流动的 verilog程序。-FPGA-based pattern water lights, LED achieve a variety of eight various ways flow verilog program.
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-13
    • 文件大小:1898
    • 提供者:陆彧
搜珍网 www.dssz.com