CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 蜂鸣器发声

搜索资源列表

  1. buzz

    1下载:
  2. 一个用vhdl语言编成的可以让蜂鸣器发声的的程序。-with a monument of the VHDL language allows the buzzer of the procedure.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:117.98kb
    • 提供者:马永涛
  1. qiangdaqi

    0下载:
  2. 吉大短学期CPLD实习程序 设计一个 4 路抢答器,当按下抢答键开始抢答,设置 4 个按键作为 4 路抢答开关,4 个LED 作为抢答显示,一旦抢答成功,蜂鸣器发声,与抢答开关对应的 LED 亮 -Chittagong short term internship program CPLD design a 4-way Responder, Responder to start when you press the answer in, set the four keys as the a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:184.09kb
    • 提供者:吴琦轩
  1. clock

    0下载:
  2. 用PS2键盘输入数字,七段LED显示时间、时期,以及跑秒,可以设定时间、日期以及闹铃时间,通过蜂鸣器发声-With a PS2 keyboard to enter numbers, seven-segment LED display time, time, and ran second, you can set the time, date and alarm time, buzzer sound by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:22.41mb
    • 提供者:lee
  1. pinlvji_LCD1602

    0下载:
  2. 一个完整的已经过测量和验证的VHDL程序,测量范围从1Hz到1GHz的频率计,也可以当做计数器,通过LCD1602显示频率值,四路独立按键可以控制输出不同的频率值、控制对应的独立LED亮灭、控制蜂鸣器发声。输入的晶振频率是25MHz,不符合请自行在倍频器中更改参数。-Has been a complete VHDL program measurement and verification, measurement range from 1Hz to 1GHz frequency counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.05mb
    • 提供者:lcl
  1. EP2C8-2010_FPGA

    0下载:
  2. EP2C208C8 FPGA开发源代码(芯蓝C8板) turn_on_led 点亮LED sw_led 拨动开关控制LED rider_led 跑马灯 water_led 流水灯 key_led_without_debounce 轻触开关控制LED,无按键去抖 key_led_with_debounce 轻触开关控制LED,有按键去抖 seg7x8_dynamic_disp 七段数码管动态显示 matrixKeyb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.67mb
    • 提供者:wqc
  1. piezo

    0下载:
  2. FPGA上的嵌入式程序设计,由FPGA控制蜂鸣器发声,在ML507平台上测试通过。-Embedded program on FPGA,FPGA generate audio source,and tested pass on ML507 plateform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:7.67kb
    • 提供者:Zhang Qiang
  1. beep

    0下载:
  2. 学习FPGA的入门程序,采用verilog语言,对时钟进行分频,控制蜂鸣器发声,可以发出七个音色,希望大家好好学习学习。-Learning FPGA entry procedures, using verilog language, clock frequency, control the buzzer sound can be issued seven tones, I hope you learn to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:220.72kb
    • 提供者:小育文子
  1. ex1_clkdiv

    0下载:
  2. 这个实验可以说是verilog入门最基础的实验了,我们不做太多的理论分析,实践是硬道理。 当CPLD的I/O( FM)为低电平时,三极管导通, 蜂鸣器发声。-This experiment can be said to be the most basic experiments verilog entry, and we do not do a lot of theoretical analysis, practice is the last word. When the CPLD' s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:492.42kb
    • 提供者:贺亚晨
  1. sp6ex2

    0下载:
  2. PWM蜂鸣器驱动实例,产生频率为25Hz,占空比为50 的蜂鸣器发声信号;同时详细介绍USB下载线的连接与驱动安装,进行板级的代码在线调试和固化-PWM buzzer driver instance, the frequency of 25Hz, duty cycle of 50 of the buzzer sound signal at the same time the USB download line connection and driver installation, the b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:315.24kb
    • 提供者:chi
  1. 蜂鸣器发声

    0下载:
  2. 利用FPGA控制简单的蜂鸣器发声,可变频率(Using FPGA to send and receive serial data, it can communicate with the host computer and other chips.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:83kb
    • 提供者:朽木生
  1. 4乘4键盘扫描控制器

    2下载:
  2. 1. 键值采用16进制编码,即16个按键分别对应显示16进制数 0~F,按键对应关系如下:最上面一行从左至右依次为0~3, 第二行从左至右依次为4~7,第三行从左至右依次为8~B,最 下面一行从左至右依次为C~F,其中b、d显示为小写,其他字 母大写; 2. 按键按下时显示当前键值并保持,直到下一按键被按下时更新 显示; 3. 只有按键被按下时蜂鸣器发出按键音,放开后蜂鸣器不发声。 4. 每个按键对应不同的按键音。(1. The key value is encoded in hexadecim
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-06-13
    • 文件大小:3.29mb
    • 提供者:Minbadly
搜珍网 www.dssz.com