搜索资源列表
Design_and_Realization_of_Fusion_Superposing_Metho
- 描述基于FPGA的多幅图像融合叠加的设计与实现-Describe the pieces of image fusion based on FPGA Design and Implementation of the superposition
msp430x41x
- 低电源电压范围为1.8 V至3.6 V 超低功耗： - 主动模式：280μA，在1 MHz，2.2伏 - 待机模式：1.1μA - 关闭模式（RAM保持）：0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构， 125 ns指令周期时间 12位A/ D转换器具有内部 参考，采样和保持，并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
mathtime
- 数字时钟maxplusii的实现，融合了VHDL与数字电路的内容，可自己添加一些自己想要的比如说彩灯，正点报时等功能-Digital clock maxplusii implementation combines the contents of VHDL and digital circuits, some of you want to add your own lantern, punctual timekeeping functions, for example
Motor_test
- 大象转身需要时间。在张近东的棋局里，零售业的未来并不是纯电商，阿里和京东只代表阶段性的成果。他认为O2O才是未来，提出了“一体两翼”的转型目标，要把苏宁打造成一家互联网零售为主体，线上线下融合发展的巨无霸。为此，苏宁在2014年年初成立了大运营总部，打通了线上和线下的组织壁垒；在物流端，苏宁成立了独立的物流公司，铺设了全新的-NonVolatileConfigurationRegister NonVolatileReg () VolatileEnhancedConfiguration
Verilog-IIC-read-MPU6050-Filter
- 本代码实现了读MPU6050 三轴6个数据，用其中的GY和AZ、AX结合融合滤波算法，解出X单轴角度，并在黑金开发板的EP4C15F17C8芯片上调试成功，±5°范围内LED灯灭，左右摆动时相应左右灯亮。 顶层模块每隔5ms，发出一个is_read高电平，下面的模块读取一次数据，并计算，更新LED状态。有关计算都用的ip核，占用资源很大。希望对小小小小白有所帮助。 -Verilog codes read 6 axis data of MPU6050, and use GY AZ AX w