CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 视频目标

搜索资源列表

  1. fpga

    1下载:
  2. 基于现场可编程门阵列( Fie ld Programmab le Ga teA rrays, FPGA )硬件平台和背景差分算法设计一个静态背景下 的视频移动目标检测与跟踪系统, 并详细给出系统的实现过程。检测结果表明: 采用FPGA硬件实现系统设计, 极大地提高了 系统的处理速度, 在静态背景下, 可以实时、准确地检测和跟踪到移动目标。-Based on field programmable gate array (Fie ld Programmab le Ga teA rrays,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:569427
    • 提供者:chdj
  1. 20110301151907

    0下载:
  2. :为解决现有视频监控系统中目标检测算法无法应付复杂的室外环境且计算量和存储量较大等问题,将像素从RGB 空间转换到YUV 空间建立基于码本的背景模型,并单独对每个码字中的亮度分量进行高斯建模,提取运动目标的轮廓后,用连通区域算法对图像进行形态 学处理。典型测试序列和ROC 数据的对比实验结果证明该算法是高效和实用的,且易于在DSP 或FPGA 等嵌入式系统上实时实现。-】In order to solve the problems that the existing motion det
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:92307
    • 提供者:陈思宇
  1. DE2_LCM_CCD_detect_b

    1下载:
  2. 本程序基于Altera公司的DE2平台完成仓库的实时监控并对移动的目标进行自动识别和报警的FPGA设计,研究重点就是图像采集和移动目标识别的FPGA实现。采用Altera公司的DC2模版对视频进行采集并将采集到的图像信息进行缓存,通过监视器实时显示,采用帧间差分法对采集到的帧图像进行运动检测,当仓库中有运动情况的时候,两个图像间灰度会出现异常,通过对灰度异常的侦测完成仓库移动目标的识别并蜂鸣器报警。-Complete real-time monitoring of the warehouse a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-11
    • 文件大小:19487744
    • 提供者:wangyi
  1. humanpong

    0下载:
  2. 我们的目标是建立一个人力乒乓球比赛的FPGA板(Xilinx公司的Virtex-II Pro的XC2VP30与的Digilent公司VDEC1的视频解码器)。-Our group objective is to build a Human Pong game on an FPGA board (Xilinx Virtex-II Pro XC2VP30 with the Digilent VDEC1 Video Decoder).
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-16
    • 文件大小:2378701
    • 提供者:张洋洋
  1. video_shape_center

    0下载:
  2. FPGA将二值化的视频提取目标的位置信息,最终计算出目标的型心。-FPGA binarized video extract location information of the target, the final calculation of the target core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3784268
    • 提供者:xiaomei
  1. tnn7_code_201212141110

    2下载:
  2. 人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:63488
    • 提供者:合发
搜珍网 www.dssz.com