CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 计算误差

搜索资源列表

  1. DJDPLJ_T

    0下载:
  2. 本VHDL源代码由顶层模块、测频模块、驱动模块、计算模块、LCD显示模块、复位模块组成,能精确检测从1--100M频率,误差极小且恒定。-the VHDL source code from the top module, measuring frequency module, driver modules, modules, LCD display module, reduction modules, can be used to accurately detect from 1 -- 100M
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:469.95kb
    • 提供者:刘刚
  1. diedai

    0下载:
  2. 通过设置矩阵大小数,自动地利用雅克比迭代和高斯赛德尔迭代计算结果以及利用范数计算误差-Matrix size by setting the number of auto-use and high Sisaideer Jacobi iteration iterative calculations and the use of norm calculation errors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:11.52kb
    • 提供者:李亚丽
  1. Digital_Phase_Measurement

    0下载:
  2. 测量相位差并用LCD显示。从信号源接入两路信号,经过AD1和AD2转换后,送入FPGA中。 在FPGA中,使用双值法整形,得到两路标准的方波,然后测出两路信号的时差Δt,以及信号的周期T, 并计算相位差(ΔΦ=Δt/T*360°)。并送入1602中显示。经测试,其测相误差小于1 。-Measured phase difference and with LCD display. Two-way access from the source signal, converted by AD1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4.03kb
    • 提供者:涛哥
  1. Chebyshev-filter

    0下载:
  2. 主要介绍切比雪夫滤波器参数的计算,其主要特点是误差值在规定频段上等波纹变化-Introduces Chebyshev filter parameter calculation, the main feature is the error value in the upper band ripple requirement changes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:30.43kb
    • 提供者:刘伟
  1. frequency-meter-of-same-precision

    0下载:
  2. 本系统采用了以Altera芯片EPF10K10LC84-4和单片机仿真器伟福H51/S POD-H8X5X 为核心,同时辅有8位七段数码管和7219数码管驱动芯片。设计使用max+plus2,keil3和伟福开发环境,其中FPGA计数功能,FPGA与单片机的接口通信,单片机计算数据并驱动显示模块等功能。 系统实现了4hz~12Mhz频率的测量,并利用科学计数法显示。测量相对误差在0.005 以内,每个频段均显示6位有效数字。 本系统的特点在于高精度,显示界面科学友好。硬件部分VHD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:540.46kb
    • 提供者:穆环
  1. vhdl_mode

    0下载:
  2. FPGA等精度测频程序,能测1hz到100Mhz的频率,自动计算占空比,自动转换量程,只有一百万分之一的误差,是课程实际的优秀作品。-FPGA and other precision frequency measurement procedures can be measured of 1hz to the 100Mhz frequency, and automatically calculates the duty cycle, automatic conversion range, only
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:1.94mb
    • 提供者:钟沛洪
  1. RS(204-188)decoder

    1下载:
  2. rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_power.mif(ROM初始化文件)。 仿真波形:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15.09kb
    • 提供者:杜洵
  1. fft-ip-core

    0下载:
  2. 通过调用ISE中的fft IPcore实现了fft计算,输入数据通过textio从文本文件读入,处理后的数据再读入文本中。由于数据精度问题,与MATLAB计算的结果存在一定的误差-By calling the ISE of FFT IPcore implements the FFT computation, the input data through textio read a text file, after processing the data to read the text aga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.87mb
    • 提供者:
  1. RS(204,188)译码器的设计

    0下载:
  2. RS(204,188)译码器说明 原文件: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_po
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-09-18
    • 文件大小:15kb
    • 提供者:HelloFrank0
搜珍网 www.dssz.com