搜索资源列表
译码器
- 通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器，此为译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。 试验平台：MaxPlusII -through the use of VHDL hardware descr iption language said a special components (such as interrupt controllers, error control coding / decoding devic
一些译码器源代码
- 内有LED译码器，汉明纠错译码器，地址译码器，最高优先译码器，双2－4译码器等VHDL的源代码-decoder, Hamming error correction decoder, address decoder, the highest priority decoder, dual 2-4 decoder such as VHDL source code
3-8译码器
- vhdl的3-8译码器-instantiate the 3-8 decoder
汉明纠错码译码器源程序
- 汉明纠错码译码器的VHDL源程序
VHDL语言实现3—8译码器
- 应用VHDL语言编写的3—8译码器，简单易懂
Regs071221068.六到三十二位译码器
- 六到三十二位译码器，verilog语言书写,decoder，6 to 32， verilog
Viterbi
- Viterbi译码器的FPGA实现代码,来在国外大学论坛.-Viterbi decoder implementation of the FPGA code to the Forum at foreign universities.
3-8xianyimaqi
- VHDL语言实现3-8线译码器，带仿真波形图，和管脚分布图-VHDLLanguage 3-8 line decoder
test1
- 七段译码器的verilog语言程序，功能由七根二极管来显示0到9数字的东西，就是显示器(seven-segment decoder)
3 8
- 用VHDL多种方法实现3-8译码器,元件例化(use VHDL realize 3-8decoder)
123
- 3路输入，8路输出的译码器，利用FPGA,BASYS3板子实现该功能，文件已有源代码，仿真代码和约束文件。(3 way input, 8 way output decoder, using FPGA, BASYS3 board to achieve the function, the document already has source code, simulation code and constraint files.)
decoder38-ok-38译码器
- 使用quartus2软件的VHDL编写了简单38译码器，希望大家能积极学习(The use of quartus2 software VHDL prepared a simple 38 decoder, I hope we can actively study)
3_8_decoder_20170407
- 一个简单的38译码器程序，内附真值表，在本实验例程程序中用于Cyclone 2。(A simple program for 38 decoder.)
vhdl译码显示器设计
- vhdl译码显示器设计，用quartus2软件编写，可实现数码管的显示译码功能。(VHDL decipher display design, written in quartus2 software, can realize the display and decoding function of the digital tube.)
04my_decode
- 器件EP4CE6F22C8N 2-4译码器译码器(Device EP4CE6F22C8N 2-4 decoder decoder)
74HC4511 7段显示译码器
- 译码器，七段显示译码器，内含波形图，测试代码和源码，以及.v文件，verilog编写，ise平台运行(Decoder, seven segment display decoder, contain waveform, test code and source code, as well as.V file, Verilog writing, ISE platform running)
3-8译码器VHDL描述
- 在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4；利用XIlinX编程，使用VHDL语言来描述组合逻辑器件3-8译码器(In the FPGA:Spartan-3E development board series, XC3S500E, FGT320, -4 package: speed; the use of XIlinX programming, using VHDL language to describe the combination
RS(204,188)译码器的设计
- RS(204,188)译码器说明 原文件： rs_decoder.v（顶层文件）, SyndromeCalc.v（计算伴随式）, BM_KES.v（BM求解关键方程）, Forney.v（Forney算法求误差样值）, CheinSearch.v（搜索错误位置）,ff_mul.v（有限域乘法）。 ROM及初始化文件： rom_inv.v（求逆运算）, rom_power.v（求幂运算）； rom_inv.mif（ROM初始化文件）, rom_po
VHDL实现3-8译码器
- VHDL实现3-8译码器,使用VHDL硬件描述语言，实现简单的3-8译码器等功能。
译码器5-18
- 用veriloghdl设计的5-18译码器，可用于流水灯的设计