CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 语音

搜索资源列表

  1. movebyvoice

    0下载:
  2. 凌阳单片机的语音控制代码。通过语音控制小车的运动。-Sunplus SCM voice control code. Trolley through voice control of the movement.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:186.74kb
    • 提供者:周东文
  1. yyin

    0下载:
  2. 这是一个语音程序,通过VHDL编译了.大家可以直接调用.其中还包括了键盘程序有需要可以下来-This a voice procedures, through a VHDL compiler. you can directly call. It also includes a keyboard procedures need to look at it down
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:166.69kb
    • 提供者:李飞
  1. pcm(8)

    0下载:
  2. 语音编码的VHDL源码,已经调试通过.压缩文件中包括调试过程代码.-speech coding VHDL source code, debugging has been adopted. Compressed files to include debugging code.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:78.72kb
    • 提供者:zhangruqi
  1. Lattice_Verilog

    0下载:
  2. 本文讨论了AR模型及线性预测的原理,在浮点型DSP TMS320C6713B上实现了语音信号线性预测系数(LPC)的提取,并利用LPC系数用Verilog语言实现了AR模型的Lattice结构。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:13.98kb
    • 提供者:万金油
  1. clock

    1下载:
  2. 数字钟的程序,功能说明如下所示: 1.完成秒/分/时的依次显示并正确计数; 2.秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3.定时闹钟:实现整点报时,通过语音设备来实现具体的报时; 4.时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整 5.可以选择使用12进制计时或者24进制计时。 使用QuartusII6.0编译仿真通过,语言使用的是VHDL,可以方便的移植到其他的平台上面。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:227.56kb
    • 提供者:余宾客
  1. DEMO1_KEY_LED

    0下载:
  2. KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。  RS232串行接口;VGA视频口  高速SRAM 512KB。可用于语音处理,NiosII运行等。  配置Flash EPCS2, 10万次烧写周期 。  isp单片机T89S8253:MCS51兼容单片机,12
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:352.27kb
    • 提供者:ldg
  1. soundsample

    0下载:
  2. 语音采集,直接在QUARTUSII中打开调试.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:509.73kb
    • 提供者:lzh
  1. yuyin

    0下载:
  2. 在FPGA上实现声卡接口,电子琴,滤波比较器,最终实现语音通信
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:54.74kb
    • 提供者:wangmixia
  1. 语音体重计FPGA

    0下载:
  2. 所属分类:VHDL编程

    • 发布日期:2011-05-23
    • 文件大小:27.86kb
    • 提供者:edison2301
  1. SDH

    0下载:
  2. SDH开销的接收处理,要求: 1, A1和A2字节为帧头指示字节,A1为“11110110”,A2为“00101000”,连续3个A1字节后跟连续3个A2字节表示SDH一帧的开始。要求自行设计状态机,从连续传输的SDH字节流中找出帧头。 2, E2字节为勤务话通道开销,用于公务联络语音通道,其比特串行速率为64KHz(8*8K=64)。要求从SDH字节流中,提取E2字节,并按照64K速率分别串行输出E2码流及时钟,其中64K时钟要求基本均匀。(输出端口包括串行数据和64K串行时钟)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.59kb
    • 提供者:刘镇宇
  1. SDH_module

    1下载:
  2. SDH帧同步头的检测,并提取其中的语音信息的模块设计-SDH frame sync detection, and extract audio information module design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:345.02kb
    • 提供者:雷伟林
  1. project

    0下载:
  2. 在Spartan-3E FPGA开发板上做的一个小项目--带语音功能的计算器,并且通过VGA接口在显示器上显示图形界面。涉及到ps2键盘模块,VGA显示模块,picoblaze汇编,串口收发模块。-In the Spartan-3E FPGA development board to do a small project- a calculator with voice capabilities, and VGA interface, through the graphical interfac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.32mb
    • 提供者:赵龙
  1. voicetongxindianlu

    0下载:
  2. 语音通信电路完整的程序设计。里面是所有的源文件都经本人测试可以用,放心下载吧-Voice communications circuit design procedures. Inside are all the source files have been tested, I can use, rest assured that you download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:54.48kb
    • 提供者:
  1. yingjiandianziqingxitong

    0下载:
  2. 硬件电子琴系统设计,能实现语音播放功能,基于vhdl和quartus2,-Organ system hardware design, to achieve voice playback, based on the vhdl and quartus2,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:55.79kb
    • 提供者:neversee
  1. BIN_BCD

    0下载:
  2. 用硬件描述语音实现二进制数据转换成BCD数据-Using hardware descr iption voice to achieve the binary data into BCD data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:605.51kb
    • 提供者:sleeeeeeep
  1. dianyabiao

    1下载:
  2. 基于ISD4004的语音报值交直流电压表的设计:本文介绍了基于语音芯片ISD4004的语音报值交直流电压表的设计。电路由数据采集部分,A/D转换部分,键盘与显示部分,单片机控制部分,语音报值部分和扩展功能部分组成。电路使用了并行与串行总线相结合的方式,使设计与编程灵活简便。创意新颖有趣,富于人性化,避免了频繁观察仪器显示之苦,对减轻工程技术人员的工作量和提高工作效率现实意义。-ISD4004 voice-based value of AC and DC voltage at the design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-09
    • 文件大小:464.32kb
    • 提供者:song
  1. yuyincaiji

    0下载:
  2. 语音采集与回放系统源代码:1.为了使读音数据存储的时间更长,速度更快,选用了256K*16Bit的SRAM;2.为了减少单片机的控制复杂度,使用了FPGA来控制SRAM的读写操作,节约了不少单片机的I/O资源;3.为了以后的高速数据存储,本设计中加入了fifo,其位宽及深度可在程序中自由设置,方便灵活。-Speech acquisition and playback system source code: 1. In order to make pronunciation longer data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:785.67kb
    • 提供者:song
  1. e2prwctrl

    0下载:
  2. EEPROM芯片读写控制器的VHDL语音程序设计-EEPROM chip to read and write controller VHDL Voice program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.29kb
    • 提供者:lalo
  1. viterbi

    0下载:
  2. 对于语音信号的Viterbi算法的简单仿真实现 在QuartusII下-Viterbi algorithm for speech signals simple simulation to achieve in the next QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:684byte
    • 提供者:房先生
  1. SpeechClock

    0下载:
  2. 用凌阳单片机设计万年历,实现语音播报和显示-SpeechClock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:297.04kb
    • 提供者:123
« 12 3 4 »
搜珍网 www.dssz.com