CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 调度算法

搜索资源列表

  1. mux

    0下载:
  2. 多路选择器是一个多输入,单输出的组合逻辑电路,在算法电路的实现中常用来根据地址码来调度数据。-MUX is a multi-input, single-output combinational logic circuit, in the algorithm used in the realization of circuits to address code in accordance with scheduling data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:116.93kb
    • 提供者:张应辉
  1. os2

    0下载:
  2. FIFO优先权调度算法实现。能够实现页的调入与调出。-FIFO priority scheduling algorithm. Transferred to the page can be achieved with the recall.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.7kb
    • 提供者:陈燕
  1. a

    0下载:
  2. 模拟先进先出(FIFO)页面调度算法处理缺页中断-Analog FIFO (FIFO) scheduling algorithm page page fault handling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.04kb
    • 提供者:阿迷
  1. fifo

    0下载:
  2. 模拟页式虚拟存储管理中硬件的地址转换和用先进先出调度算法处理缺页中断.虽然是文档文件,其源代码可以直接拷贝至C++运行,并且文档最后给出相应执行结果。-Simulation of the hardware address translation page of virtual storage management and FIFO scheduling algorithm for processing a page fault, although it is a document file an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:56.56kb
    • 提供者:hwq
  1. cunchuguanli

    0下载:
  2. 模拟请求页式存储管理中硬件的地址转换和缺页中断,并用先进先出调度算法(FIFO)处理缺页中断;-Simulation request page storage management hardware address translation and page fault interrupt and FIFO scheduling algorithms (FIFO) processing a page fault
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.55kb
    • 提供者:菲菲
  1. elevator_v2

    0下载:
  2. 用verilog语言描述的模拟单电梯的运行过程。方向优先原则。(1)每层电梯入口处设有上下请求按钮(一楼只有上请求,6楼只有下请求),电梯内设有顾客到达层次的停站请求开关。 (2)电梯入口处设有电梯当前所处楼层指示装置及电梯运行模式(上升或下降)指示装置。 (3)电梯每2秒升(降)一层楼。 (4)电梯到达有停站请求的楼层,经过1秒电梯门打开,开门指示灯亮,开门3秒后,电梯进入关门中状态,提示乘客可以按下延迟关门按键,此时指示灯闪烁,2秒后电梯门关闭,电梯继续进行,直至执行完最后一个
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.04mb
    • 提供者:饶全成
搜珍网 www.dssz.com