搜索资源列表
数字锁相环设计源程序
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input freque
SignalAcquisitionSystemDesignandImplementation
- 随着社会的发展和科学技术的进步，现代社会对测量仪器的需 求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电 路技术和计算机技术的推动下，测量仪器也正发生巨大的变化。以 虚拟仪器为代表的新型测量仪器改变了传统仪器的思想，它们充分 利用计算机强大的软硬件功能，把计算机技术和测量技术紧密结合 起来。特别是基于计算机平台的各种测量仪器由于成本低、使用方 便等优点得到了更广泛的应用，在计算机普及率比较高的高等院校， 这种测量仪器对教学和科研都有重要的使用价值。 本文
suoxianghuan
- 常用的锁相环技术，此程序是我在设计高频电路中运用的，具体见程序，经调试无问题
zhengyu
- 基于FPGA技术的等精度频率计设计代码，已通过调试-Based on FPGA technology, such as precision frequency meter design code has been through the debugging
paper-based-on--radar
- 本文基于某制导雷达信号处理机优化改造工程，介绍了该雷达信号处理机的 接收相干处理(CORP)、动目标显示(MTI)的原理、硬件平台、软件设计、调试以及 优化设计方法。文章首先回顾了该信号处理机相关的信号处理方法，包括数字稳 定校正技术(DS功、参差周期滤波、多次相消器的动目标显示等方法的工作原理和 实现方式，并结合项目进行计算机仿真。其次介绍了信号处理机的组成结构，优 化设计思路，主要功能分配。最后重点讨论了信号处理机的各个模块的工程实现 方法以及数字信号处理
Based-on-the-ARM-embedded-system
- 基于ARM的嵌入式系统，涉及到软件设计的启动代码、实时操作系统、链接定位和调试技术.rar-ARM-based embedded system software design involves the startup code, real-time operating system, links to locate and debug technology. Rar
FPGA-design-and-debug-
- FPGA的设计与调试(专家技术演讲稿免费下载)-FPGA design and debug (expert technical presentations for free download)
FPGA-debugging-techniques
- FPGA常用调试技术，对ISE中各种错误的详解。-FPGA debugging techniques used on a variety of errors in the Detailed ISE.
debugging-of-FPGA
- 以ISE为例，介绍FPGA的高级调试技术，中文，适合具有一定基础的-The ISE as an example, advanced debugging of FPGA technology, Chinese, has a certain foundation for
VHDL.Programming
- 这是这本书的第四个版本，现在这个版本不仅提供了VHDL语言的覆盖面，但设计方法的信息，以及。此版本将指导读者通过创建一个VHDL设计的过程中，模拟设计，综合设计，放置和布线设计，使用的重要模拟验证的最终结果，新的技术，称为全速调试，提供了极其快速设计验证。在这个版本的设计，例如已被更新-This is the fourth version of the book and this version now not only provides VHDL language coverage but d
yyy
- 基于FPGA设计的电子密码锁是一个小型的数字系统，与普通机械锁相比，具有许多独特的优点：保密性好，防盗性强，可以不用钥匙，记住密码即可开锁等。目前使用的电子密码锁大部分是基于单片机技术，以单片机为主要器件。在实际应用中，程序容易跑飞，系统的可靠性较差。本文介绍的一种基于现场可编辑门阵列FPGA器件的电子密码锁的设计方法，采用VHDL语言对系统进行描述，并在EP3C10E144C8上实现。 通过仿真调试，利用可编程逻辑器件FPGA的电子密码锁的设计基本达到了预期目的。当然，该系统在一些细节
FPGA-based-multi-Divider
- 分频器是指使输出信号频率为输入信号频率1/N的电子电路,N是分频系数。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。 本文当中，在分析研究和总结了分频技术的发展趋势的基础上，以实用、可靠、经济等设计原则为目标，介绍了基于FPGA的多种分频器的设计思路和实现方法。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusⅡ工具软件环境下
debug
- 基于LEON3的片上网络调试系统和相关的技术资料-The LEON3 the network on chip debug system and related technical information