CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 转置

搜索资源列表

  1. IS-95/CDMA2000基带成形滤波器的实现

    0下载:
  2. IS-95/CDMA2000基带成形滤波器的实现 IS-95滤波器的实现: 本次设计采用转置型结构,并用展开技术将字串行架构转换成字并行处理架构,从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in,输出数据为filter_out,则其展开因子J=4的并行处理系统如下图所示 ,IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the desig
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-24
    • 文件大小:89.26kb
    • 提供者:
  1. DSP_FIR_Lab

    1下载:
  2. DSP的FIR实验,包含三种FIR实现形式,直接型,转置型,累加型,并且附带testbench,经过modesim测试没问题。-This is DSP FIR lab, it includes there forms to implement FIR, direct form, transposed form and time mulitple form, all code has been tested on Modesim.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-15
    • 文件大小:7.07kb
    • 提供者:hongwan
  1. memoryarray

    0下载:
  2. 由VHDL撰写的两记忆体转置程序,内含testbench与转置源码。-VHDL written by the two memory migration procedures, includes testbench and migration source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3kb
    • 提供者:Risger
  1. ImplementationofHighSpeedUpDownConversionFIRFilter

    0下载:
  2. 为了对FPGA 的资源占用量最小,以便实现 片上系统(SoC)设计,充分利用了上下变频过程中I,Q 数据流的特点,仅用一套滤波器运算单元分时复用对I,Q 滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。 one set of computation units is multiplexed to fil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:168.09kb
    • 提供者:cslbetter
  1. traffic-lights

    0下载:
  2. 交通灯代码,可实现东西南北红绿灯显示及倒计时,紧急情况可重置,还可实现左转点阵显示。-Traffic light code to achieve the East and West traffic light shows and countdown, emergency situations can be reset, but also to achieve turn left dot matrix display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.65kb
    • 提供者:刘锦宇
  1. s2p

    0下载:
  2. 使用verilog编写的串转并源代码,4位输入,带有输入使能,输出置位-S2P code in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:1kb
    • 提供者:AricSnow
  1. 5_fir_tran

    1下载:
  2. 经典的verilog语言实现转置型FIR滤波器的代码(Code of Inverted FIR Filter Implemented by Classical Verilog Language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-10-09
    • 文件大小:260kb
    • 提供者:ThBryan
搜珍网 www.dssz.com