搜索资源列表
16位乘法器
- 自已写的一个16X16的乘法器，速度比较慢。初学者练习练习！-own writing an audio Multiplier, speed is relatively slow. Beginners practice practice!
sdram
- sdram控制器 这里考虑将SDRAM控制器结合目前项目开展来做相应的模块，而不做SDRAM通用控制器，这样也是考虑了FPGA的器件资源而采取的措施。同时编写的逻辑简单，没有多余的逻辑资源有利于提高控制器的速度，满足最后的设计要求。-SDRAM controller here consider SDRAM controller current projects do the corresponding module, but not so common SDRAM controller, a
wavelet
- 用VHDL语言实现的高速数据采集中，计算数据采集速度的程序
IS-95/CDMA2000基带成形滤波器的实现
- IS-95/CDMA2000基带成形滤波器的实现 IS-95滤波器的实现： 本次设计采用转置型结构，并用展开技术将字串行架构转换成字并行处理架构，从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in，输出数据为filter_out，则其展开因子J=4的并行处理系统如下图所示 ,IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the desig
sdramcontrol.rar
- 达到时钟频率并发读写速度的SDRAM控制器核,Concurrent read and write speeds up the clock frequency of the SDRAM controller core
boxin
- 基于DDS的正弦波形发生器频率在DAC芯片速度的的情况下可以实现大范围的连续可调-FPGA
Frequency
- 高效频率计，实现了高精度，高速度的频率测量-High frequency meter, achieving a high precision, high-speed frequency measurement
FPGA-logic-design-considerations
- FPGA逻辑设计注意事项， 这是一个在逻辑设计中注意事项列表，由此引起的错误常使得设计不可靠或速度较慢，为了提高设计性能和提高速度的可靠性，必须确定设计通过所有的这些检查。-FPGA logic design considerations, this is a note in the list of logical design, which often makes the design errors caused by unreliable or slow, in order to impro
dujingdianji
- 步进电机控制器设计,可以实现步进电机正转和反转控制及其速度的控制，同时实现步数的控制。-Stepper motor controller designed to achieve the stepper motor control and forward and reverse speed control, while the number of steps to achieve control.
tmdnishi78
- 传统的采用软件方式实现的DES算法会在很大程度上占用系统资源，造成系统性能的下降。DES算法本身并没有复杂的数学计算，在加/解密过程中仅有逻辑运算和查表运算，因而从系统性能和加/解密速度的角度来看，采用硬件实现是个理想的方案。-rilog prepared by the entry of the code for beginners is very easy to understand and contribute to the digital circuit learning FPGA ent
quartus_IPcore
- 这15个Quartus的ip核里面有AVR，I2C，sdram，arm，usb，PCI等ipcoure，相信用过ipcore的人都知道这个的重要性，尤其是在NIOS嵌入硬件以提高速度的时候，这些事非常有用的。毕竟这些事人家封装起来的，肯定比自己去编好吧，献给用Quartus的好盆友，希望对你们有用。-free ipcoure
FHT_example
- 面积和速度的互换是FPGA/CPLD设计的一个重要思想。乒乓操作、串并转换-The balance between area and speed is a important idea in the design of FPGA/CPLD. Ping-pong operation、the conversion between series and parellel
hello_world
- speed fan control,风扇速度的控制，基于 FPGA，用C 语言编程-speed fan control embedded system
response_time
- 在fpga开发板上实现一个测试人的反映速度的功能，当灯亮时，按下按键，灯灭，然后数码管显示灯从亮到灭的时间，也就是人的反应时间-In fpga development board to implement a test reflect the speed of people' s function, when lights, press the button, the lamp is off, then the digital display lights from bright to o
DanceMachine
- 1. 开机放背景音乐；当得分打破记录时放胜利音乐；当跳舞机两次按键都正确时，放所对应的乐音； 2.有简单和困难两种级别，二者差别在于标志下落速度的快慢。 3.有三首被选歌曲可供挑选； 4.“正反键”功能。绿色标志为正常输入，红色标志为反向输入，即必须输入与屏幕显示方向相反的方向才有效果。 5.两次输入确认功能。第一次要输入正确的方向键，在方向键输入正确以后，输入代表音高的数字键，输入正确扬声器才能放音。 6.比较识别范围。两条分割线控制输入的时机。第一次输入，操作者只需在标志
car_data6_1_1
- 用VHDL控制小车，具体包括对小车的方向、速度的控制。-With VHDL control of the car, including the direction of the car, the speed control.
rate
- 一个通过降低精度提高运算速度的8bit加法器设计，仅供参考-A improve processing speed by reducing the accuracy 8bit adder design, for reference only
BUJINDIANJI
- 考虑单片机资源以及实际工作需要，—般在255个加速台阶内完成达到最高速度的启动、加速全过程，而当实际需要的(最高)速度随每次的执行任务情况变化而改变时，我们在程序设计上就按照工作对象的最高速度计算参数表，在每次启动电机运行前恨据需要行走总步数换算出最高加速台阶数量，基本上按照三个1/3的办法去换算，即1/3的行走步数用于加速，1/3用于保持高速运行，1/3完成从高速到低速的降速停止，实现自动调速。根据实际需要也可以用2/5-1/5-2/5方案调速，使电机完成总步数的时间更短一些，也有时为了保证电
distance_measure
- 测量脉冲速度的程序，初学者可以看看。很有帮助。(A program for measuring pulses speed,a beginner can look at it.)
eetop.cn_利用FPGA实现浮点运算的verilog代码
- 计算机里整数和小数形式就是按普通格式进行存储，例如1024、3.1415926等等，这个没什么特点，但是这样的数精度不高，表达也不够全面，为了能够有一种数的通用表示法，就发明了浮点数。 浮点数的表示形式有点像科学计数法（*.*****×10^***），它的表示形式是0.*****×10^***，在计算机中的形式为 .***** e ±***），其中前面的星号代表定点小数，也就是整数部分为0的纯小数，后面的指数部分是定点整数。利用这样的形式就能表示出任意一个整数和小数，例如1024就能表示成0.